【課題】 試験方法及び試験回路に関し、信号線間のショートによる不良又は遅延故障に対する故障検出率を向上させる。
【解決手段】 半導体集積回路内のセルにおいて信号の論理レベルを判定するのに用いる閾値電圧を、半導体集積回路の試験時にのみ変化させるステップを含むように構成する。又、信号波形の立ち上がり時間を測定する際も基準に用いる閾値電圧を、試験の時のみ変化させる。 （もっと読む）

【課題】回路基板の故障診断を行なう装置において、検知信号を取得する検知信号取得装置の汎用化と検出能力を向上させることができるようにする。
【解決手段】回路基板１の平面と略平行に近接させて、所定形状・所定サイズのフレキシブル基板４を配する。フレキシブル基板４上には、センシング部材としてのコイル２１を形成した部分とこのコイル２１から引き出された配線がフレキシブル基板４上に形成されたコイル２１からの信号抽出部７と切り離されないように切り抜き、切り抜かれたフレキシブル基板４の一部を折り曲げて回路基板１のセンシング対象部位近傍に配置する。故障診断時には、フレキシブル基板４上のコイル２１の中から、診断対象部位に対応したセンサエリア部２０のコイル２１によって得られる検知信号を選択的に信号抽出部７を介して故障診断部１０に送る。故障診断部１０は、その検知信号と正常時の検知信号とを比較して故障診断を行なう。 （もっと読む）

【課題】同期整流機能を有する半導体集積回路の同期整流開始時及び終了時の貫通防止機能の測定結果を選択可能にし、貫通防止機能の検査を誤りなく実施する。
【解決手段】同期整流機能を有する出力回路の出力部に電源Ｖcc１よりも高い電圧で駆動する電流源９と、測定器８と、測定電圧と予め設定の電圧ＶＲとを比較するコンパレータ１０を接続する。コンパレータ１０の出力は遅延時間を設定できる遅延回路１１と演算器１２の入力に接続され、演算器１２は測定器８へトリガセット信号を出力する。遅延回路１１の遅延時間を制御することにより、任意区間における貫通防止機能を選択して検査を実施する。 （もっと読む）

【課題】ＯＲＧＡの論理回路内部の書込状態検査専用回路が不要な書込状態検査技術を提供する。
【解決手段】ＯＲＧＡ内の論理回路構造を、検査対象光再構成ビット素子に照射する光信号をオンからオフに切替えた場合に、最低一つの論理レベル又は出力インピーダンスが変化する論理構造に構成する光信号パターンであって、検査対象光再構成ビット素子に照射する光信号がオン又はオフである第１、第２の光信号パターンを、論理回路に対し順次照射入力する。それと伴に、各々の論理出力端子に接続され、当該出力端子の論理レベルがＨレベル、Ｌレベル、又は高インピーダンスの何れの状態であるかを検出する出力状態検出回路により、各々の出力状態を検出する。検出された状態を、入力された光信号パターンの正常な出力状態と比較することにより、各光再構成ビット素子について光信号による情報書込状態の合否判定を行う。 （もっと読む）