【課題】 複数の測定ステーションのいずれを用いても正常に点検を実施することができる、試験装置の制御方法を提供する。
【解決手段】 試験装置の制御方法は、複数の被試験デバイスステーションと、同じ項目を測定可能な複数の測定部と、複数の被試験デバイスステーションと複数の測定部との接続組合せを変更可能なマトリクススイッチと、を備える試験装置において、複数の測定部を用いて標準デバイスを測定することによって測定部の点検を行う測定部点検ステップを複数の測定部に対して行う第１ステップと、被試験デバイスステーションに標準サンプルを搭載し標準サンプルが搭載された被試験デバイスステーションと接続された測定部を用いて標準サンプルの点検を行う被試験デバイスステーション点検ステップを複数の被試験デバイスステーションに対して行う第２ステップと、を含む。 （もっと読む）

【課題】接触不良であることを検知することができ、そして、そのような場合でも被測定基板の良否の判定が可能な基板接続検査装置を提供する。
【解決手段】基板接続検査装置１は、プローブ８を配設したプローブ部７、インターフェース基板５、電気的特性を測定するＴＤＲ測定器１０、パーソナルコンピュータ１５を備えている。複数のプローブ８は、プリント基板２に設けられた複数のランドに同時に接触する。ＴＤＲ測定器にて発生したパルスをプローブからランドに入力させるとともに、反射された反射波を測定する。反射波の反射波形と基準波形とを比較することにより、プローブが接触不良であるか否か等が判定される。 （もっと読む）

【課題】複数の被試験デバイスの全ての端子に試験リソースを接続することなく、複数の被試験デバイスを同時に試験する。
【解決手段】同一の被試験デバイスを、複数個並行して試験する試験装置に、被試験デバイスの各端子に接続される複数の試験リソースと、一の被試験デバイスに接続される試験リソースの構成が、他の被試験デバイスに接続される試験リソースの構成と異なる場合に、当該一の被試験デバイスと、当該他の被試験デバイスとで、少なくとも一部の内容が異なる試験を実行する試験制御部を備える。 （もっと読む）

本発明は、少なくとも１つの測定チャネル（１８，２０，２２，２４）と、少なくとも１つの測定チャネル（１８，２０，２２，２４）に電気的に接続され、電子回路内の電気測定対象物（４０，４２，４４，４６，４８）の電気信号線（５０）に非接触または接触接続するように設計された少なくとも１の測定プローブ（２８）とを有する測定装置（１０）を有する、基板（３８）上の電気測定対象物（４０，４２，４４，４６，４８）の散乱パラメータを決定する測定システムに関する。本発明によれば、第１の位置決め装置（３０）は、少なくとも１つの測定プローブ（２８）を備え、少なくとも１つのセンサ（３４）は、少なくとも１つの測定プローブ（２８）の位置を検出し、位置信号を出力する。
（もっと読む）

【課題】 半導体回路内のＭＯＳＦＥＴに対して、ダメージを与えることなく効率的にストレス印加が可能なストレス試験回路を提供する。
【解決手段】 電源電圧Ｖｃｃと接地電圧Ｖｓｓの中間電圧を示す一または複数の中間ノードの何れかとなる半導体回路に対してストレス試験を行う回路であって、中間ノードとならないＮＭＯＳ１１及び１２のソースに対してＶｃｃとＶｓｓの何れか一方を選択的に印加可能な第１電圧線３ａと、ＮＭＯＳのバックゲートに対してＶｓｓを印加可能な第２電圧線３ｂと、中間ノードとならないＰＭＯＳ２１及び２２のソースに対してＶｃｃとＶｓｓの何れか一方を選択的に印加可能な第３電圧線２ａと、ＰＭＯＳのバックゲートに対してＶｃｃを印加可能な第４電圧線２ｂと、中間ノードＮ１〜Ｎ３のそれぞれに対して、Ｖｓｓを印加するか、Ｖｃｃを印加するか、もしくは電圧を印加しないかの何れか一を選択的に制御可能な駆動部６とを備える。 （もっと読む）

【課題】ユーザプログラマブルファブリック内に埋め込まれた特定用途向け機能ブロックをテストする方法及び装置を提供する。
【解決手段】ユーザプログラマブルファブリックのコンフィギュレーションデータ制御手段の出力を特定用途向け機能ブロックの入力にルーティングする工程と、特定用途向け機能ブロックを構成するためのコンフィギュレーションデータをユーザプログラマブルファブリックのコンフィギュレーション制御手段に送る工程と、コンフィギュレーションデータを特定用途向け機能ブロックのコンフィギュレーションメモリ手段に転送する工程と、特定用途向け機能ブロックをテストするためのテストデータを、ユーザプログラマブルファブリックのコンフィギュレーション制御手段に送る工程と、ユーザプログラマブルファブリックのコンフィギュレーションデータ制御手段の出力を、特定用途向け機能ブロックの入力にルーティングする工程とを備えている。 （もっと読む）

【課題】小型で、高い周波数に対応でき、しかも配線間のクロストークを防止することができるプローブカードを提供すること。
【解決手段】第１及び第２の表面を有するインターポーザにおいて、その第１の表面に、半導体チップの電極パッドと接触可能に複数個のプローブピンを配置するとともに、第２の表面に、試験装置からの光学的な試験信号を受理するための受信部と、半導体チップからの電気的な観測信号を試験装置に出力するための発信部とを配置し、受信部には、それが受理した光学的な試験信号を電気的な試験信号に変換するための信号変換手段をさらに備えるように構成する。 （もっと読む）

【課題】試験時間の短縮を図ること。
【解決手段】可変抵抗の予め定められた可変パターンに従って変化する可変抵抗の電圧と、基準となる第１の電圧との大小をそれぞれ比較する工程と、第１の電圧による比較結果を格納手段に格納する工程と、可変抵抗の電圧と、第１の電圧とは異なる第２の電圧との大小をそれぞれ比較する工程と、第２の電圧による比較結果を格納手段に格納する工程と、第１の電圧による比較結果と、第２の電圧による比較結果とに基づき、可変抵抗の抵抗値を特定する工程とを有する。 （もっと読む）

【課題】デッド時間なく、被測定クロック信号の瞬時位相の初期位相を精度よく求める。
【解決手段】周期Ｔの被測定信号をサンプリングするサンプリング部であって、複数の前記被測定信号の各々をサンプリングするサンプリング部と、前記サンプリング部がサンプリングした、前記被測定信号ごとのサンプル値の順序を再配列して、周期Ｔの再構成波形を形成する波形再構成部と、前記被測定信号ごとの前記再構成波形におけるエッジ部のタイミング分布を生成する分布生成部と、前記被測定信号ごとの前記タイミング分布に基づき、比較対象の被測定信号間のスキューを計算するスキュー計算部とを備えたスキュー測定装置を提供する。 （もっと読む）

【課題】双方向差動インタフェースを有するＤＵＴの試験装置を提供する。
【解決手段】第１抵抗Ｒ１は、第１入出力端子Ｐ１と電源端子ＶＴＴの間に設けられる。第２抵抗Ｒ２は、第２入出力端子Ｐ２と電源端子ＶＴＴの間に設けられる。第１切り換えスイッチ１０は、パターンデータＰＡＴの値に応じて第１入出力端子Ｐ１側と第２入出力端子Ｐ２側のいずれかを第１電流源１２と結合する。第３抵抗Ｒ３は、第２入出力端子Ｐ２に接続される。第４抵抗Ｒ４は、第１入出力端子Ｐ１に接続される。第２切り換えスイッチ２０は、パターンデータＰＡＴの値に応じて第１入出力端子Ｐ１側と第２入出力端子Ｐ２側のいずれかを第２電流源２２と結合する。レベルシフト回路３０は、第３抵抗Ｒ３の第２端子の電位Ｖｌｐおよび第４抵抗Ｒ４の第２端子Ｖｈｐの電位を、所定レベルだけシフトする。比較回路４０は、電位ＶｈｐをＶｈｎと比較し、電位ＶｌｐをＶｌｎと比較する。 （もっと読む）

【課題】テストプログラム間の差分を容易に抽出することのできるテスト情報データベース比較装置を提供する。
【解決手段】テスト情報データベース比較装置１は、記述言語あるいは表現形式の違いに関わらず、共通の階層的ディレクトリ構造を持って、テストデータごとに生成された複数のテスト情報データベース１０１、１０２、１０３、・・・に対して、ディレクトリ指定部１１が、比較対照のディレクトリを指定し、正規化部１２が、指定されたディレクトリのデータを予め定められた標準形式のデータに正規化し、比較部１３が、正規化されたデータを比較し、差分抽出部１４が、比較部１３の比較結果からテスト情報データベース１０１、１０２、１０３、・・・間の差分を抽出する。 （もっと読む）

【課題】複数のシュムプロットを解析する場合に必要なユーザの操作を低減し、効率的な解析を行うことができる半導体試験装置を提供する。
【解決手段】半導体試験装置１は、ＤＵＴ３０の試験を行う試験装置本体１０と、試験装置本体１０で得られた試験結果を表示する表示部２６を有する端末装置２０とを備える。試験装置本体１０は、ＤＵＴ３０に印加する試験信号の電圧とタイミングとを段階的に変化させつつパス・フェイルを判定し、その判定結果（シュムデータ）を取得可能である。端末装置２０は、試験装置本体１０で得られたシュムデータのうちの少なくとも２つのシュムデータについてのシュムプロットを、重ね合わせた状態で表示部２６に表示する表示制御部２２ａを備える。 （もっと読む）

【課題】ＩＣ回路を検査する際の精度に影響するか否かを検査すること。
【解決手段】検査装置の底部に位置し、ＩＣ回路のような被検査部材を固定するためにスロットは検査ボード上に設置し、且つ被検査部材は前記検査ボードと電気接続する。また、無線信号の受信のためアンテナを検査ボード上で且つスロットに近接した位置に設置して、検査環境で過量のノイズが回路の検査に影響するか否かを監視測定する。 （もっと読む）

【課題】温・湿度、圧力などのセンサによる電流、電圧、抵抗の計測、または制御手段における信号状態を、簡単な回路構成で精度良く検出すると共に電源回路を簡略化しながら回路の健全性診断をも行い、従来の診断機能のない回路よりもコストが抑えられるようにした計測または制御手段における信号状態の診断装置を提供することが課題である。
【解決手段】矩形パルスを含む交流の発生手段をトランスの１次側に、２次側に電流、電圧、抵抗のいずれかが変化する計測手段などの被駆動体を接続し、絶縁トランスを介して送られる電力により前記２次側に接続された被駆動体の動作によって消費されることで生じる１次側中間タップの電流の変化を測定し、該測定手結果で前記計測または制御手段における信号状態の診断を行うようにした。 （もっと読む）

【課題】被試験デバイスの試験の準備に要する時間を削減することにより、試験効率及び利便性を高めることができる半導体試験装置を提供する。
【解決手段】プログラムメモリ部２４は、試験パターンを生成するパターンジェネレータに設けられており、ＤＵＴの試験条件を記憶するために半導体試験装置に複数設けられているメモリ部等の１つである。このプログラムメモリ部２４は、トリガ信号Ｔｒ１のタイミングで、試験条件の少なくとも一部であるデータＤ１を記憶するメモリ５１と、トリガ信号Ｔｒ２のタイミングでデータＤ１を記憶するメモリ５２と、選択信号ＳＬ１に基づいて、メモリ５１，５２の何れか一方の出力を選択するセレクタ５３とを備える。 （もっと読む）

本発明はテストヘッダーの主要機能であるドライバー及びコンパレータをテストヘッダーの外部、望ましくは、ハイフィックスボードに拡張することにより、テストヘッダーのアップグレードがなくてもテストの生産性を倍加することができるようにした半導体デバイステストシステムに関する。また、本発明の半導体デバイステストシステムは、テスト制御装置によって半導体デバイスをテストするテストヘッダー及び、上記半導体デバイスと上記テストヘッダーとの間の電気的な連結を確立するが、上記テストヘッダー側ドライバーと一対をなして上記半導体デバイスから出力される読取信号を処理して上記テストヘッダーに伝達するＤＵＴテストユニットを含んで構成されたハイフィックスボードとを含んでなる。
（もっと読む）

【課題】試験装置のオフライン・シュミレーション環境において、テストプログラムの動作検証をより高速かつ低コストで実現する。
【解決手段】シミュレーションシステムは、所定のテスト項目に対する被試験デバイス（ＤＵＴ）モデルの出力結果を設定した試験結果データを格納する試験結果データベースと、テストプランプログラムを動作させるフレームワークとを備える。フレームワークは、テストプランプログラムに基づいて実行される所定のテスト項目に対するDUT又はＤＵＴモデルからの出力結果を、試験結果データベースに格納された試験結果データに基づいて決定する。これにより、試験装置のオフライン・シュミレーション環境において、パターンプログラムをロードすることなくテストプランプログラムのテストフローを検証できる。 （もっと読む）

【課題】検査時等にケーブルの挿抜を不要とし、また、信号波形の劣化を生じさせないで所定の検査等を行い、さらに、検査治具の費用を軽減することができる電子機器及び回路基板並びに検査システムを提供すること。
【解決手段】回路基板７０は、所定の規格に準じて外部の装置と非接触により通信を行う通信部２３を制御する制御部７１と、一方端側に制御部７１が接続され、他方端側に通信部２３が接続される配線パターン７２と、配線パターン７２上に所定の規格に準じて通信を行う通信モジュール１００を有する検査具１０１が接続される接続部７３と、が形成されている。 （もっと読む）

【課題】 信号の周波数が高い場合、オシロスコープのプローブを信号に直接接触させると、信号波形に影響が生じる。
【解決手段】 少なくとも１つの実施形態において、サンプリングされた電磁気信号を供給する電磁気結合器と、電磁気結合器からサンプリングされた電磁気信号を受信し、微分のような出力信号を増幅且つ復元し、単位伝達関数とともに、オシロスコープに復元され、サンプリングされた電磁気信号を供給する電子コンポーネントとを備える装置を提供する。他の実施形態も記載し、特許請求の対象とする。 （もっと読む）

通信チャンネル（５６）を含むデバイスを試験することに使用される装置である。通信チャンネルは、これに関連するプログラマブルパラメータのセットを有する。プログラマブルパラメータは、通信チャンネル上にバイアス条件をもたらす。プログラマブルパラメータからもたらされるバイアス条件に影響を与えるべくバイアス制御回路（７５）が使用されて、所望のバイアス条件がエミュレートされる。
（もっと読む）