【課題】スループットとコストの最適化を図ることができる電子部品試験装置を提供する。
【解決手段】電子部品試験装置１は、複数のテストセル２０をそれぞれ有するセル群１１Ａ〜１１Ｈから構成されるテストセルクラスタ１０と、複数のテストセル２０に試験用キャリア６０を供給する搬送装置３０と、を備えており、各テストセル２０は、コンタクタ２１５と、真空ポンプ２５に接続され、ポケット２１の凹部２１１内を減圧することで外部端子７３とコンタクタ２１５とを接触させる流路２２１と、ダイ９０に造り込まれた電子回路のテストを実行するテスト回路２３と、を有する。 （もっと読む）

【課題】試験装置のテスタコントローラが、各試験モジュールからデータを受け取ってから、次のリード命令を発行すると、多数の試験モジュールからデータを読み出す場合に、時間がかかる。
【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスとの間で信号を伝送する複数の試験モジュールと、試験モジュールが格納したデータを、２以上の試験モジュールについて一括して読み出すグループリード命令を出力する試験制御部と、グループリード命令に応じて、２以上の試験モジュールからデータを読み出し、一括して試験制御部に通知する制御インターフェイス部とを備える試験装置および当該試験装置に係る試験方法を提供する。 （もっと読む）

【課題】測定対象として異なる電極配置を有する被測定基板部の測定を容易に行なうことのできる基板接続検査装置を提供する。
【解決手段】基板接続検査装置１は、ＴＤＲ測定器３、信号分配基板部５および中継基板部２１を備えている。信号分配基板部５は、信号分配基板本体７、中継基板プローブ９および高周波リレー１１を備え、中継基板部２１は、中継基板本体２３および被測定基板プローブ２５を備えている。被測定基板プローブ２４は、測定対象とされる被測定基板部３１に形成された電極３７の配置に対応するように配設されている。 （もっと読む）

【課題】安価な回路構成で診断に要する時間を短縮することが可能な半導体試験装置を実現する。
【解決手段】複数のピンを有し、第１のピンのドライバから出力された出力信号と比較電圧とを第１のピンのコンパレータで比較して診断を行う半導体試験装置において、第１のピンとは異なる第２のピンに設けられ、複数のピンそれぞれのコンパレータの出力から１つを選択して出力する信号選択部と、第２のピンに設けられ、信号選択部の出力と期待値パターンとが一致しているか否かを判定する判定部と、第１のピンのコンパレータの出力を第２のピンの信号選択部に選択させ、第２のピンの信号選択部の出力と第２のピンの期待値パターンとが一致しているか否かを第２のピンの判定部で判定させる制御部とを備える。 （もっと読む）

【課題】オーバヘッドを最小限にして誤り率測定の時間短縮を図る。
【解決手段】外部処理装置１０は、送信する試験用のコマンドを一つにパッケージ化したパッケージコマンドを一電文で送信し、誤り率測定装置２０は、外部処理装置１０から送信されたパッケージコマンドを受信した状態のまま出力するとともに、被試験デバイス３０の測定結果データを外部処理装置１０に対して一電文で送信する主制御部２１と、主制御部２１からのパッケージコマンドを解析し、予め設定された設定手順に従って試験用コマンドのコマンド内容に基づくコマンド設定を行う副制御部２２と、副制御部２２によって設定されたコマンド内容に従って被試験デバイス３０の誤り率を測定する誤り率測定部２３とを備えた。 （もっと読む）

【課題】差動方式における駆動回路への入力異常を検出する。
【解決手段】第１入力ステップとして、入力回路７１から全てのコンパレータ６０の非反転入力端子にＨ信号を入力し、反転入力端子にＬ信号を入力する。判定ステップとして、第１入力ステップにおいて、いずれかのコンパレータ６０からＨ信号以外の信号が出力されることで、判定回路７２に対してＬ信号とは異なる信号が出力されていないかを判断し、ドライバＩＣ４７への入力が異常でないかを判定する。第２入力ステップとして、入力回路７１から全てのコンパレータ６０の非反転入力端子にＬ信号を入力し、反転入力端子にＨ信号を入力する。判定ステップとして、第２入力ステップにおいて、いずれかのコンパレータ６０からＬ信号以外の信号が出力されることで、判定回路７２に対してＬ信号とは異なる信号が出力されていないかを判断し、ドライバＩＣ４７への入力が異常でないかを判定する。 （もっと読む）

【課題】容量性負荷に対しても高速に高精度の電圧または電流を供給できる直流試験装置とそれを用いた半導体検査装置を実現すること。
【解決手段】容量性負荷特性を有する測定対象に対する直流試験を行う直流試験装置において、前記測定対象の容量性負荷と並列に接続された抵抗とコンデンサの直列回路よりなる位相補償回路と、この位相補償回路に対する充放電電流のみを検出する電流検出回路を備え、この電流検出回路は電圧レベルを演算することにより、前記測定対象に流れる電流のみを検出することを特徴とするもの。 （もっと読む）

【課題】信号品質検証作業に必要なコストと工数とを削減できる検査システムを提供すること。
【解決手段】入出力両用プローブ１で本検査システムの入出力接続を切り替えることで、波形発生部８、エンファシス部７、及び入出力両用プローブ１から成る回路系統により、任意波形発生機としての機能を実現すると共に、ＬＳＩのジッタ耐性検証を可能にしている。また、入出力両用プローブ１で本検査システムの入出力接続の切り替えることで、イコライザ部９、波形表示部１０、及び入出力両用プローブ１から成る回路系統により、オシロスコープとしての波形観測を可能にしている。さらに、波形発生部８、エンファシス部７、イコライザ部９、入出力両用プローブ１、及びデータエラー検出部１１から成る回路系統を、それぞれ２チャンネルの処理が可能なものとすることにより、ＢＥＲＴなどによる論理ビットエラーの検証が可能となる。 （もっと読む）

【課題】携帯端末用デバイスの消費電力低減モードに対応した状態で測定ができるようにする。
【解決手段】期間判別手段３０は、波形整形器２７の出力信号を検出回路３１で受けて、携帯端末用の被測定デバイス１からシリアルデータ信号Ｒｄが所定のビットレートで出力されている有信号期間と、シリアルデータ信号Ｒｄが出力されていない無信号期間とで、を有信号期間と前記無信号期間とで異なる電圧の直流の信号Ｖｘを出力する。比較器３２は、検出回路３１の出力信号Ｖｘと所定のしきい値Ｖｒとを比較して、有信号期間と無信号期間とを判別する。そして、有信号期間と判別されている間は、スイッチ３３を閉じて信号線路に対する終端抵抗２５による終端状態を保持し、無信号期間と判別されている間は、スイッチ３３を開いて終端抵抗２５による終端状態を解除する。 （もっと読む）

【課題】電子回路の実装状態の検査に使用する検査装置の簡素化を図るとともに、インサーキットテスタによらないＥＣＵ単体での検査対象回路の検査を実現する電子回路の検査方法を提供し、テストパッドの削減および省略を図ることによりＥＣＵの小型化を実現する。
【解決手段】マイコン３から検査対象回路２に対して、特性に応じた出力信号Ｖ_ｏｕｔを出力する工程と、出力信号Ｖ_ｏｕｔを検査対象回路２に通過させて、特性に応じて変化した計測対象信号Ｖ_ｂを生成する工程と、計測対象信号Ｖ_ｂをマイコン３に入力する工程と、マイコン３によって、出力信号Ｖ_ｏｕｔが出力された時刻から、計測対象信号Ｖ_ｂの値と予め設定した閾値Ｘ_１等との大小関係が入れ替わる時刻までの時間である遅れ時間ｔ_１等を計測する工程と、遅れ時間ｔ_１等に基づいて、マイコン３あるいは検査装置８によって、検査対象回路２の実装状態の良否を判定する工程と、を備える。 （もっと読む）

【課題】製品良否の確認作業を簡素化することができるバーンイン装置及びバーンイン検査方法を提供する。
【解決手段】ＩＣ１をダイナミックバーンインにより製品検査するに際して、ＩＣ１に設けられた複数の機能部９〜１１をバーンインボード４上で直列接続する。そして、この直列接続された機能部９〜１１のうち、先頭に位置する機能部９に検査用の入力信号Ｓinを流し込み、この入力信号Ｓinを機能部９〜１１に通し、最終的に直列の最後尾の機能部１１から出力される出力信号Ｓoutの波形を確認することにより、ＩＣ１の製品良否判定を行う。 （もっと読む）

【課題】自動化のために、測定中における試験対象物の接触面とプローブの間でのアークの発生を防止するとともに、各測定ごとにかかる時間を短縮し、測定効率を向上させること。
【解決手段】試験対象物を固定器具で固定するステップと、プローブ支持装置により少なくとも１つの電気式のプローブを支持するステップと、前記試験対象物又は前記プローブを位置決め装置によってそれぞれ他方に対して選択的に位置決めし、前記試験対象物において電気的な接続を担う該試験対象物の接触面に前記プローブを接触させるステップと、測定信号としての信号を出力し、又は入力される信号ユニットと前記プローブの間の電気的な接続を遮断するステップと、前記プローブと前記接触面の接触が確認された後、前記信号ユニットと前記プローブの間の電気的な接続を行うステップと、前記試験対象物を測定するステップを行う。
（もっと読む）

【課題】試験の実施状況を容易に確認することができる試験装置を提供する。
【解決手段】複数の試験項目から実行対象として選択された１つ以上の試験項目を含む試験を、試験項目毎に、１つ以上の測定器用いて、被試験器に対して実行する試験実行手段と、選択された１つ以上の試験項目を含む試験画像を表示する試験項目表示手段と有する。試験項目表示手段は、試験画像に、複数の試験項目から実行対象として選択された１つ以上の試験項目と、複数の試験項目から実行対象として選択されなかった１つ以上の試験項目と、実行対象として選定された１つ以上の試験項目に付される予め決められた第１の印と、試験実行手段が実行中の試験項目に付され、予め決められた色を有する第２の印と、試験実行手段が実行中の試験項目における試験詳細情報と、試験実行手段が行う試験の進捗率とを表示する。 （もっと読む）

【課題】使用可能なテスタチャネル数を減少させることなく、複数の半導体集積回路の出力信号の検証を倍速で同時に行うことのできる半導体試験装置およびそれを用いた試験方法を提供する。
【解決手段】テスタチャンネルＴＣＨは、レベル判定部１が、入力バッファＢ２を介して入力される被試験半導体集積回路の出力信号の信号レベルが規定値を満たしているかどうかを判定してレベル判定信号ＬＳを出力し、レベル判定信号多重化部２が、倍速モード指定信号により倍速試験モードが指定されたときは、レベル判定部１から出力されたレベル判定信号ＬＳに別のチャネルのレベル判定信号ＬＳを多重化して出力し、倍速試験モードが解除されたときは、レベル判定部１から出力されるレベル判定信号ＬＳを単独で出力し、期待値比較部３が、レベル判定信号多重化部２の出力Ｔをストローブ時刻ＳＴＢで期待値と比較する。 （もっと読む）

【課題】チップごとに不規則に発生する遅延故障の特定にかかる作業負担の軽減化および作業時間の短縮化を図ること。
【解決手段】本手法では、各チップＣ１〜ＣｍのパスＰ_iのポストシリコンパス遅延を用いて、システマティックな遅延エラーのみをモデル化してパスＰ_iの遅延値を表現する関数モデルを構築する。そして、構築された関数モデルを用いて、パスＰ_iの見積遅延値を算出する。このあと、各チップＣ１〜ＣｍのパスＰ_iのポストシリコン遅延値と、パスＰ_iの見積遅延値とを比較する。そして、パスＰ_iのポストシリコン遅延値とパスＰ_iの見積遅延値との差分が許容範囲を超えるパスを故障パス候補に決定する。これにより、各チップＣ１〜ＣｍのパスＰ_iの中から、システマティックな遅延エラーの影響のみを受けているパスを排除して、チップＣ１〜Ｃｍごとの不規則な遅延エラーが発生している可能性が高いパスを絞り込むことができる。 （もっと読む）

【課題】 汎用的なインタフェースを用いて容易に検査等を行うことができる自動検査システムを提供する。
【解決手段】 ＰＣ２は、特定識別情報を含む制御コマンドをマイコン１３向けとし、特定識別情報を含まない制御コマンドをシンセ装置２０向けとしてＵＳＢコマンドを出力し、ＵＳＢ−シリアル変換治具４がシリアル信号に変換して恒温槽１内の治具基板１０に出力すると、マイコン１３は特定識別情報を含む制御コマンドに基づき、シンセ装置２０の選択・電源供給、その他検査のための動作を行わせ、定識別情報を含まない制御コマンドは３ステートバッファ１４を介してシンセ装置２０に出力させ、制御結果のデータと検査結果のデータを負論理和回路１１からＵＳＢ−シリアル変換治具４に出力自動検査システムである。 （もっと読む）

【課題】高周波信号を出力する半導体装置の出力信号をテスタで試験する場合のインピーダンスの最適化を容易に行えるようにする。
【解決手段】出力端子から高周波信号を出力する半導体装置10をテスタ30で試験する高周波信号出力試験方法であって、異なるインピーダンス調整量を与える複数のインピーダンス調整ユニット44および選択信号に応じていずれかのインピーダンス調整ユニットを選択する選択回路41-43を有するインピーダンス整合回路40を、出力端子に接続し、インピーダンス調整ユニットの選択を変えながら、インピーダンス整合回路が出力する高周波信号をテスタで測定して、測定結果に基づいて最適なインピーダンス調整ユニットを選択して、その状態で高周波信号をテスタで試験する。 （もっと読む）

【課題】微細プロセスによって製造されたＬＳＩのブリッジ不良発生率を低減する。
【解決手段】ブリッジ故障除去装置１０は、半導体集積回路のレイアウト情報１６ｃからブリッジ故障を抽出するブリッジ故障抽出部１４ｂと、ブリッジ故障抽出部１４ｂによって抽出されたブリッジ故障を対象とするテストパターン１６ｆを生成するテストパターン生成部１４ｃと、テストパターン生成部１４ｃによって生成されたテストパターン１６ｆを半導体集積回路の論理接続情報１６ｂに適用して半導体集積回路の全信号の論理値情報１６ｊを算出する論理値情報算出部１４ｅと、論理値情報算出部１４ｅによって算出された論理値情報１６ｊに基づいて、テストパターン１６ｆに対して未検出ブリッジ故障信号の交換信号候補を選択するブリッジ故障除去部１４ｆと、を備えている。 （もっと読む）

【課題】 電力不足を補い、電力を効率よく供給して、試験効率を高めることにある。
【解決手段】 電気的試験装置は、給電路を備える配線基板及び該配線基板の下側に配置されたセラミック基板であって、給電路に電気的に接続された発熱体を内部に備えるセラミック基板を含むプローブカードと、該プローブカードの上側に配置された板状部材及び配線基板を受けるカードホルダから選択される補助部材と、配線基板に配置された第１の接続部であって、給電路に電気的に接続された第１の端子を有する第１の接続部と、補助部材に配置された第２の接続部であって、第１の端子部に電気的に接続された第２の端子を有する第２の接続部と、第１及び第２の端子を介して電力消費部材に電力を供給する電力消費部材用電力源とを含む。第１及び第２の端子は、互いに上下の関係に位置されている。 （もっと読む）