【課題】 ＤＵＴの仕様に基づく違反条件の設定を自動的に実行可能なテスト支援システムを実現する。
【解決手段】 被試験対象に対して試験を行うためのテストプログラムを実行するテストプログラム実行部と、テストプログラムに対して違反条件を設定すると共に、テストプログラムから出力される設定値抽出データを読み込んで違反条件をチェックする電源チェッカ制御部とからなるテスト支援システムにおいて、
電源チェッカ制御部は、被試験対象の電源設計情報を取得して違反条件を抽出する設計情報解析手段を備える。 （もっと読む）

【課題】半導体デバイスの入出力波形やフェイル情報の収集に要する手間を低減することができる半導体試験システムを提供すること。
【解決手段】半導体試験システムは、半導体デバイス１１ａに対して所定の試験を行う半導体試験装置１と、試験条件を設定するとともにこの試験の実行を半導体試験装置１に対して指示する制御装置２とを有する。制御装置２は、試験条件を設定する試験条件設定手段と試験の実行指示を行う実行指示手段と試験によって得られた第１のデータを収集する試験データ収集手段としてのキャプチャ部２０とを備える。キャプチャ部２０は、第１のデータを収集する半導体デバイス１１ａのサイクル位置を可変に設定するとともに、サイクル位置の設定が異なるように設定された複数の試験条件のそれぞれに対応して実行指示を行う。 （もっと読む）

遅延時間測定回路及び遅延時間測定方法を提供する。本発明による遅延時間測定回路及び遅延時間測定方法は、フィードバック構造を有するディレイチェーンを備えて測定できる遅延時間が限定されない。また、ディレイチェーンを構成する遅延素子の数を低減することができるため、小さいレイアウト面積で実現することができる。本発明によることを特徴とする遅延時間測定回路は、ディレイチェーン部と、コード発生部と、デコーダ部と、を備える。
（もっと読む）

【課題】
第１及び第２のＤＵＴの間でクロストークを示すのに充分接近している第１及び第２のＤＵＴの電気測定を劣化させることなく行う。
【解決手段】
第１の信号を第１のＤＵＴに印加する工程と、第２の信号を第２のＤＵＴに印加する工程であって、第１の信号及び第２の信号は同時に生じ、互いに直交する工程と、第１のＤＵＴ応答を測定する工程と、第２のＤＵＴ応答を測定する工程とを含む。第１のＤＵＴ応答及び第２のＤＵＴ応答は、それぞれ第２の信号及び第１の信号から独立していることを示す。 （もっと読む）

【課題】被測定デバイスの出力端子の出力信号が“Ｈ”か“Ｌ”かが不定の場合に、試験に与える影響を無くする。
【解決手段】被測定デバイスの各入力端子にテスト信号を入力させ、前記被測定デバイスのｍ個の出力端子の“Ｈ”又は“Ｌ”の出力信号を“Ｈ”又は“Ｌ”のｍ個の期待値と比較照合し、前記被測定デバイスの前記ｍ個の出力端子の出力信号と前記ｍ個の期待値との照合結果がそれぞれ「一致」するとき、前記被測定デバイスを「合格」とし、それ以外を「不合格」とする半導体試験方法において、前記期待値として、前記“Ｈ”と“Ｌ”の中間レベルの“Ｚ”をさらに用意し、該“Ｚ”を用いて行った前記照合結果を前記出力信号の如何にかかわらず前記「一致」とする。 （もっと読む）

【課題】交流信号を感度良く検出する。
【解決手段】プリント基板の基材の上の第１パターン層１０２に設けた渦巻き形状を有するパターンによってコイル１１を形成し、第２パターン層１０４に、コイル１１のパターンを覆うように電極１２を形成し、絶縁層１０３には、コイル１１の両端を、第１パターン層上の、コイル１１の両端に接続する導線パターンに接続するための接続ビア１３を形成する。電極１２に交流信号が印加されると、電極１２に交流電流が発生し、この交流電流に追従して、コイル１１の軸方向にコイル１１を貫く磁束に変化が発生し、磁束変化に応じてコイル１１に誘起電圧が生じる。そこで、コイル１１に生じた誘起電圧を増幅し、交流信号を検出する。 （もっと読む）

【課題】パルス波形の立ち上がり時間と立ち下がり時間とを独立して測定することが可能な半導体集積回路装置を提供することを目的とする。
【解決手段】被測定セルＭＣと波形整形セルＷＣとが直列に接続された回路部が複数リング状に接続されたリングオシレータを備え、各々の波形整形セルは同一のリセットノードＮＤに共通接続されており、リセットノードが第１のレベルにあるとき全ての波形整形セルはリセット状態になり、リセットノードが第２のレベルにあるとき波形整形セルはそれぞれ前段の被測定セルからの出力を後段に伝播する伝播状態になり、リセット状態と伝播状態とが交互に切り替わることを特徴とする。 （もっと読む）

【課題】 外部に接続された機器を用いた被測定デバイスの測定を容易に行うことができるようにする。
【解決手段】 操作部３１に対する操作に応じて、測定用信号発生部２１、制御信号発生部２２および外部インタフェース２５に接続された外部機器を制御し、被測定デバイス１に測定用信号および制御信号を与えるとともに、信号解析部２３の処理結果を表示部３２に表示させる制御部３３とを有する携帯端末用デバイス測定装置において、制御部３３には、外部インタフェース２５に接続される外部機器の制御を行うための制御パネルの情報を予め定義した形式で入力させ、その入力された情報に基づいて表示部３２の画面上で操作可能な制御パネルを作成する外部機器制御パネル作成手段１３０が設けられており、この制御パネルに対する操作にしたがって、外部インタフェース２５に接続された外部機器を制御できるようにした。 （もっと読む）

半導体デバイス上のＩＣと接触し、試験するためのプローブは、誘電体絶縁材料チップを含む。誘電体チップは、金属プローブチップと違って、探査されている表面を汚染しない。さらに、信号がプローブチップからＩＣへ容量結合または誘導結合されている場合には、接触スクラブは必要とされない。試験は、ボンディングパッドを形成するために金属化層をウエハーに適用する必要性のないウエハーの初期製造段階中に実施されてもよい。試験は、ＡＣ信号をプローブチップに誘導結合することによって実施されてもよく、結合は、誘電体プローブチップ内に磁性材料を含むことによって強められる。ＡＣ試験信号を使用することは、別個の電力および接地接続を必要とすることなくＩＣの試験を可能にする。 （もっと読む）

【課題】検査対象としている領域を効率よく、不備なく検査できる半導体デバイスの非破壊検査方法を提供することを目的とする。
【解決手段】ステージに保持された電子部品にレーザを照射した際に発生する電磁波を電磁波検出手段で受信して複数の電子回路の故障診断を行うに際し、初回の検査領域１２を検査するための走査領域１３をあらかじめ大きさ設定し、その検査結果である電磁波放射分布から検査対象で半導体デバイス１００の設計データとの実構造物とのズレや半導体デバイスの設置ステージの移動精度を考慮して、次以降の検査領域へレーザ照射位置の移動量や走査領域を設定する。 （もっと読む）

【課題】ＦＰＧＡを用いて半導体試験装置に適した細かい遅延分解能のタイミング調整回路を提供する。
【解決手段】タイミング調整回路は、ディジタル信号の入力端子と、クロック信号端子と、複数のマルチプレクサと、該マルチプレクサの各々に接続された、マルチプレクサの選択制御回路であって、該選択制御回路の各々は、入力端子からの信号と演算制御信号との論理和演算を行う論理演算回路と、論理演算回路の出力信号をクロック信号でタイミング合わせするフリップフロップ回路とを備えた選択制御回路とを具備し、該複数のマルチプレクサの各々のうち、最も前段のマルチプレクサは、各選択制御回路からの信号により、接地電位か、電源電位を選択して出力するように構成され、残りのマルチプレクサは、各選択制御回路からの信号により、接地電位か、前段のマルチプレクサの出力を選択して出力するように構成される。 （もっと読む）

【課題】 周辺回路を複雑にすることなく容易に伝播遅延時間を算出し、チャネル間のスキューを揃えることが可能な波形出力装置を実現する。
【解決手段】 ２つのチャネルを有する波形出力装置において、第１のチャネルの波形を生成する第１の波形生成手段と、第１の波形生成手段に信号を供給する第１の入力信号源と、第２のチャネルの波形を生成する第２の波形生成手段と、第２の波形生成手段に信号を供給する第２の入力信号源と、第１及び第２の波形生成手段の出力タイミングの最大値と最小値との差分に比例係数を乗じて伝播遅延時間をそれぞれ算出し、伝播遅延時間の大きい方を最大伝播遅延時間とし、伝播遅延時間が最大伝播遅延時間になるように第１及び第２の波形生成手段をそれぞれ制御する演算制御手段とを備える。 （もっと読む）

【課題】トランジスタの閾値判定を、アナログテスタを用いて簡単に、かつ、比較的短時間で行う。
【解決手段】Ｎ個（たとえば８）のトランジスタに基準電圧を印加した状態で、８個のトランジスタから、基準電圧ＶＲを基準とする各閾値電圧の大小を表す８ビットの並列データＳ１０を出力させるデータ出力回路４１と、８ビットの並列データＳ１０を直列ビット列Ｓ４２に変換する変換回路４２と、直列ビット列Ｓ４２のパルス数を計数し、計数値をアナログテスタ６に出力する計数回路（カウンタ４４）とを有する。 （もっと読む）

【課題】内部の状態を随時外部から確認できる半導体集積回路の提供。
【解決手段】パッシブ型無線ＩＣタグが内蔵された半導体集積回路であって、半導体集積回路の所定の部位の動作状態を判定する判定回路と、前記判定回路の判定結果に基き、異なるＩＤコードを生成するＩＤコード生成部と、を備え、前記パッシブ型無線ＩＣタグが、外部から無線送信される読み取り信号に呼応して前記ＩＤコード生成部から受信したＩＤコードを送信すること、を特徴とする。 （もっと読む）

【課題】被測定物に印加される信号との同期を要せず、被測定物の入力閾値レベルを測定する方法または装置を提供する。
【解決手段】時間的な位置関係が既知であって傾きが異なる２つの傾斜からなる組を少なくとも１組含む信号を被測定物に印加して、印加信号に含まれる傾斜に応答して被測定物の出力信号に生じる特定の論理レベル遷移間の時間間隔を測定し、該測定結果を用いて被測定物の入力閾値レベルを得る。 （もっと読む）

広帯域差動信号プローブは、差動信号の低周波数成分および高周波数成分を低周波数および高周波数のシングルエンド信号にそれぞれ変換するための別個の経路を含み、変換された低周波数および高周波数のシングルエンド信号を合成してプローブ出力を得る。
（もっと読む）

【課題】ＤＡコンバータ等の試験において、試験時間を短縮することができる試験装置を提供する。
【解決手段】入力信号を変換した出力信号を出力する変換装置を試験する試験装置であって、所定の周期を有する入力信号を生成するパターン発生部と、所定の周期を有する測定クロックを生成するクロック発生部と、測定クロックを受け取り、測定クロックに同期して出力信号の値を順次測定する測定部と、測定部が順次測定した値を、異なるアドレスに順次格納する格納部とを備える試験装置を提供する。 （もっと読む）

【課題】圧縮データにおける誤りを検出するための改良方法を提供することである。
【解決手段】本発明は、被測定物（ＤＵＴ）（１０）をテストすることに関し、第１の刺激信号（Ｔ１）に応答して、前記ＤＵＴ（１０）から、第１のデータ列（Ｙ）を受信するステップであって、ＤＵＴ（１０）の複数の内部データ列（Ａ、Ｂ、Ｃ、Ｄ）は、第１のデータ列（Ｙ）に圧縮されている、ステップと、前記第１のデータ列（Ｙ）と予測データを比較して、前記第１のデータ列（Ｙ）における誤り（Ｙ４、Ｙ７）を検出するステップと、前記ＤＵＴ（１０）に命令して、前記誤り（Ｙ４、Ｙ７）が検出された位置において、前記複数の内部データ列（Ａ、Ｂ、Ｃ、Ｄ）の非圧縮データを含む第２のデータ列（Ｚ）を生成させるため、前記ＤＵＴ（１０）に第２の刺激信号（Ｔ２）を加えるステップとを含む。 （もっと読む）

テストシステムは、テストされる電子デバイスの入力端子と接触するプローブ内を終端とする、通信チャネルを備える。抵抗が、プローブの近くの通信チャネルと接地の間に接続されている。抵抗は、端子の入力抵抗を減少させ、それによって入力端子の立上がりおよび立下がり時間を減少させる。チャネルは、その中で各経路が、テストされる電子デバイス上の端子と接触するためのプローブを終端とする複数の経路を有する分岐内を終端としてよい。アイソレーション抵抗が、１つの入力端子での障害が他の入力端子へ伝搬することを防止するために分岐内に設けられている。分路抵抗が、各分岐内に設けられており、このことが、端子の入力抵抗を減少させ、それによって入力端子の立上がりおよび立下がり時間を減少させる。分路抵抗はまた、チャネルを戻る信号反射を減少、最小化、または除去するようにサイズ調整されてもよい。
（もっと読む）

半導体デバイスを試験するための信号を生成する方法及びシステムは、被試験半導体デバイスにパラメトリック測定ユニット（ＰＭＵ）電流試験信号を供給するピンエレクトロニクス（ＰＥ）段を含む。ＰＥ段はまた、被試験半導体デバイスからの応答を検知する。
（もっと読む）