【課題】平滑で高品質のＣＶＤ−Ｃｕ膜を成膜することができるＣｕ膜の成膜方法を提供すること。
【解決手段】チャンバー内にウエハを搬入し、安定化させた後、ウエハを加熱しつつチャンバー内にＣｕ錯体からなる成膜原料を気相状態で導入してウエハ上にＣＶＤ法によりＣｕ膜を成膜し、成膜後、チャンバー内をパージして残留ガスを除去し、その後、チャンバーから基板を搬出するＣｕ膜の成膜方法を実施するにあたり、パージの際に、ウエハへの入熱をＣｕ膜成膜の際よりも低下させる。 （もっと読む）

【課題】ソース・ドレイン電極及び／又はゲート電極の低抵抗化を図り、微細化・高集積化を損なうことなく、低消費電力で高速操作可能な半導体素子を提供する。
【解決手段】素子分離領域１０２によりシリコン基板１０１Ａ表層に画成された素子領域に、チャネル領域を隔てて形成された一対のソース・ドレイン領域１０６と、ソース・ドレイン領域のそれぞれに導通するソース・ドレイン電極と、チャネル領域上にゲート絶縁膜１０３を介して形成されたゲート電極と、を備えた半導体素子において、ソース・ドレイン電極及び／又はゲート電極を、ソース・ドレイン領域表面又はゲートを構成するポリシリコン層表面に形成した第１金属膜がシリサイド化されてなるシリサイド層１０７ｂと、このシリサイド層上に無電解メッキ法により形成された第２金属膜１０８と、で構成する。 （もっと読む）

【課題】平滑で高品質のＣＶＤ−Ｃｕ膜を下地に対して高い密着性をもって成膜することができるＣｕ膜の成膜方法を提供すること。
【解決手段】チャンバー１内にＣＶＤ−Ｒｕ膜を有するウエハＷを収容し、チャンバー１内に、成膜中に発生する副生成物であるＣｕ（ｈｆａｃ）_２の蒸気圧がその蒸気圧よりも低いＣｕ錯体であるＣｕ（ｈｆａｃ）ＴＭＶＳからなる成膜原料を気相状態で導入して、ウエハＷに形成されたＣＶＤ−Ｒｕ膜上にＣＶＤ−Ｃｕ膜を成膜するにあたり、チャンバー１内の圧力をＣＶＤ−Ｒｕ膜表面に吸着したＣｕ（ｈｆａｃ）_２の脱離および拡散が進行する圧力に制御する。 （もっと読む）

【課題】平滑で高品質のＣＶＤ−Ｃｕ膜を成膜することができるＣｕ膜の成膜方法を提供する。
【解決手段】ウエハＷ上の絶縁膜にビアホールとトレンチを形成し、この上にバリア層としてＣＶＤ−Ｒｕ膜を成膜する。チャンバー１内にウエハＷを収容し、チャンバー１内に１価Ｃｕβジケトン錯体であるＣｕ（ｈｆａｃ）ＴＭＶＳと、これを還元するアンモニア、還元性Ｓｉ化合物、カルボン酸などの還元剤とを気相状態で導入して、ウエハＷ上にＣＶＤ法によりＣｕ膜を成膜する。 （もっと読む）

【課題】孔の内径の大小にかかわらず、該孔の奥まで均一な無電解銅めっき層を形成しうる無電解銅めっき液、無電解銅めっき方法、およびそのような無電解銅めっき層を形成することにより孔の内部に信頼性の高い埋め込み配線を形成することのできる埋め込み配線の形成方法を提供する。
【解決手段】塩素イオンを１〜１５ｐｐｍ含む無電解銅めっき液を用いてめっきを行う。また、さらに例えばビス−（３−スルホプロピル）ジスルファイドのような、分子量５０以上２０００以下の硫黄系有機化合物を含有するめっき液を用いる。 （もっと読む）

【課題】オン抵抗の増大を抑制しつつ、ゲート抵抗を低減して高速スイッチング化が図れる半導体装置を提供する。
【解決手段】本発明の半導体装置は、半導体層１０におけるソース領域１４が設けられた表面上に設けられソース領域１４と接続された第１の主電極４０と、ベース領域１３に対して絶縁膜１７を介して対向し第１の方向Ｘに延在するゲート電極１６と、ゲート電極１６と接続され半導体層１０の表面上で第１の方向Ｘに交差して設けられた第１のゲート配線３１と、第１のゲート配線３１上に設けられ第１のゲート配線３１と接続されたゲートコンタクト部３２と、第１のゲート配線３１上に設けられ、ゲートコンタクト部３２を介して第１のゲート配線３１と接続され、第１のゲート配線３１よりも幅が広く且つ低抵抗な材料からなる第２のゲート配線３２とを備えている。 （もっと読む）

【課題】プリント基板又はウエハー上に形成された銅又はアルミニウムからなる導体パターン上に形成される導体パターンめっきであって、導体パターン上に形成される無電解パラジウムめっき皮膜上に置換金めっき処理を施さなくても、自己触媒還元反応で直接金皮膜を析出させる無電解金めっきのめっき液及びめっき方法を提供する。
【解決手段】非シアンの亜硫酸金塩、亜硫酸塩、チオ硫酸塩、水溶性ポリアミノカルボン酸、ベンゾトリアゾール化合物、硫黄を含有するアミノ酸化合物、ヒドロキノンを所定の濃度で含有しためっき液を使用する。 （もっと読む）

【課題】半導体基板の一方の面側にめっき処理をおこなう際に、めっき液の汚染を防ぎ、他方の面側に不均一なめっき層が析出するのを防ぎながら、一方の面側に低いコストで安定しためっき層を形成する。
【解決手段】半導体基板に上の一方の面に電極を形成し、他方の面に電極を形成し、他方の面の電極上に硬化型樹脂を塗布し、硬化型樹脂上にフィルムを貼り付けて硬化型樹脂を硬化させる。そのあと一方の面の電極上にめっき処理行い、めっき処理後、フィルムを硬化型樹脂とともに剥離する。 （もっと読む）

【課題】低抵抗な電極部を有し、且つパターニング工程数の削減可能な半導体装置及びその製造方法を提供する。
【解決手段】拡散層が形成された半導体基板の上に第１の金属層を形成する工程と、前記第１の金属層の上に開口部を有する絶縁層を形成する工程と、前記絶縁層の開口部において、前記第１の金属層の上に第２の金属層を形成する工程と、前記絶縁層を除去する工程と、前記第２の金属層の露出面に前記第２の金属層よりもイオン化傾向の小さい金属を含む第３の金属層を被覆する工程と、前記第３の金属層をマスクとして前記第１の金属層を除去することにより、前記第１の金属層と前記第２の金属層と前記第３の金属層とを有する電極配線を形成する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。 （もっと読む）

溶液処理法を用いてソース及びドレイン電極を基板上に被着させるステップと、溶液処理法を用いて仕事関数改変層をソース及びドレイン電極上に形成するステップと、溶液処理法を用いて有機半導体材料をソース及びドレイン電極の間のチャネル領域に被着させるステップとを含む、有機薄膜トランジスタの製造方法。 （もっと読む）

【課題】低温で簡便なプロセスにより形成可能であり、高移動度で安定性の高い高性能薄膜トランジスタ及びその製造方法の提供。
【解決手段】基板３０１上にゲート電極３０２、ゲート絶縁層３０３、ソース電極３０４、ドレイン電極３０５、及び半導体層３０６を有する薄膜トランジスタであって、半導体層３０６が酸化物半導体を含有し、かつゲート絶縁層３０３が有機基を有するケイ素化合物を含有することを特徴とする薄膜トランジスタ。 （もっと読む）

【課題】ゲート絶縁層に対する密着性が良好で、且つ有機半導体層との間の寄生抵抗が低いソース電極とドレイン電極とを有する有機薄膜トランジスタを実現する。
【解決手段】本発明の有機薄膜トランジスタは、絶縁性基板上に、ゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、有機半導体層とを備える有機薄膜トランジスタであり、上記ソース電極と絶縁性基板若しくはゲート絶縁層との間、及び上記ドレイン電極と絶縁性基板若しくはゲート絶縁層との間に、金を主成分とした合金からなる密着層をそれぞれ備え、上記ソース電極及びドレイン電極は金からなり、上記密着層は、金の含有量が、６７原子％以上９７原子％以下の範囲内である。 （もっと読む）

【課題】 はんだ接合可能な上側電極と下側電極を有する半導体装置を好適に製造することができる半導体装置の製造方法を提供する。
【解決手段】 上側電極４６と下側電極４８を有する半導体装置１０を製造する方法であって、半導体基板１００の上面にオーミック接触する上側オーミック金属層４６ｅを形成する上側オーミック金属層形成工程Ｓ４と、半導体基板１００の下面にオーミック接触する下側オーミック金属層４８ｆを形成する下側オーミック金属層形成工程Ｓ１０と、メッキ法によって、上側オーミック金属層４６ｅの表面と下側オーミック金属層４８ｆの表面に、ニッケルと銅の少なくとも一方を含む表面金属層４６ｃ、４８ｄを形成する表面金属層形成工程Ｓ１２を有する。 （もっと読む）

本発明の実施形態は、概して、半導体基板を処理するための装置及び方法に関するものである。一実施形態は基板を処理する方法を提供し、この方法は、基板に形成されたトレンチ構造又はビア構造を有する基板を覆うようにシード層を形成することと、シード層の一部を有機パッシベーション膜で被覆することと、前記トレンチ構造又はビア構造をめっき液に浸漬して、前記有機パッシベーション膜で被覆されないシード層の上に導電材料を堆積させることとを含む。
（もっと読む）

【課題】電極相互の相対位置関係を確保しながら、その形状を高精度、且つ安定して形成することができる薄膜トランジスタの製造方法、及び薄膜トランジスタを提供する。
【解決手段】透明基板の上に第１金属電極層、透明絶縁膜、第２金属電極層とが積層された薄膜トランジスタの製造方法であって、透明絶縁膜の上に感光性樹脂層を成膜した後、透明基板の背面よりパターン化された第１金属電極層を介して感光性樹脂層に光を照射し、現像することで、感光性樹脂層を少なくとも第１金属電極層のパターン形状を含む形状にパターン化する工程と、パターン化された感光性樹脂層を含む透明絶縁膜の上に触媒担持層を形成した後、パターン化された感光性樹脂層を除去することで、触媒担持層をパターン化する工程と、パターン化された触媒担持層の上に触媒型無電解めっきすることでパターン化された第２金属電極層を形成する。 （もっと読む）

【課題】抵抗率が低いままで、高温での相安定性、及び高温でのモルホロジーに関する膜安定性の両方を有する、シリコンを含む基板からニッケルモノシリサイドを含む層を製造するための方法を提供する。
【解決手段】ａ）シリコンを含む前記基板の厚さの一部に、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｃｒ及びこれらの混合物から選択される元素を組み込む工程；ｂ）工程ａ）にて得られた基板上に、ニッケル層並びにＰｔ、Ｐｄ、Ｒｈ及びこれらの混合物から選択される元素の層、又はニッケルとＰｔ、Ｐｄ、Ｒｈ及びこれらの混合物から選択される元素との両方を含む層を堆積させる工程；ｃ）任意にニッケルモノシリサイドＮｉＳｉの形態でニッケルシリサイドを含む層を形成させるために加熱する工程；ｄ）ｃ）にて得られた前記層にフッ素を組み込む工程；及びｅ）任意に、ｄ）にて記載された層を、全体がニッケルモノシリサイドの含む層に転化するために加熱する工程。からなる。 （もっと読む）

【課題】コーティング層の下地パターンとなる層を形成する際にプロセスを複雑化させること無くコーティング層の剥離耐性の改善するパターン形成方法を提供することを目的とする。
【解決手段】少なくとも一種類の無機物からなる超微粒子を含むコロイド材料を基板に接触して配置し、前記コロイド材料と前記基板の接触面近傍にエネルギービームを照射することで前記基板上に前記無機物を含む層を固定化してパターンを形成するパターン形成方法であって、前記コロイド材料によってパターン形成する際のエネルギーより大きい前記エネルギービームを前記コロイド材料に照射することで、前記パターン表面にパターン上方にさらに形成されるコーティング層と機械的な結合を得るためのアンカーポイントをパターンと同時に形成することを特徴とする。 （もっと読む）

【課題】半導体装置の低コスト化を図る。
【解決手段】回路基板の主面に選択的に形成された配線層に、複数の導電性粒子を含む樹脂を接触させ（ステップＳ１）、前記樹脂を介して、回路基板の主面と半導体素子の主面に配置された電極パッドとを対向させる（ステップＳ２）。そして、導電性粒子の融点以上に導電性粒子を加熱して、複数の導電性粒子を一体化させた導電層を通じて、電極パッドと配線層とを電気的に接続する。それと共に、導電層を樹脂で被覆する（ステップＳ３）。これにより、電極接合及び封止用樹脂の形成工程が簡略化され、低コストで半導体装置を製造できる。 （もっと読む）

【課題】 縦型の半導体装置１００を製造する方法において、半導体ウェハ２の端部側面２ｃを研磨した場合でも、半導体ウェハ２の端部側面２ｃにめっき１４が成長することを抑制することができる製造方法を提供すること。
【解決手段】 本方法は、半導体ウェハ２の表面２ａに表面電極４を形成する表面電極形成工程と、その後に、半導体ウェハ２の端部側面２ｃを研磨する側面研磨工程と、その後に、半導体ウェハ２の裏面２ｂを研磨する裏面研磨工程と、その後に、半導体ウェハ２の裏面２ｂに裏面電極１０を形成する裏面電極形成工程と、その後に、半導体ウェハ２の端部側面２ｃに酸化膜１２を形成する保護膜形成工程と、その後に、表面電極４をめっき処理するめっき処理工程を備えている。酸化膜１２によって、めっき処理工程において半導体ウェハ２の端部側面２ｃにめっき１４が成長することが抑制される。 （もっと読む）

【課題】基板強度の確保、およびハンドリングの容易さを失うことなく半導体素子の低損失化を行うことができる半導体装置を提供する。
【解決手段】支持基板１０の裏面１２側に裏面トレンチ１３が形成され、この裏面トレンチ１３内に埋め込み電極１４が充填されている。この埋め込み電極１４は裏面電極３０に電気的に接続されている。これにより、半導体層２０から支持基板１０に流れ込んだ電流が埋め込み電極１４を介して裏面電極３０に流れやすくなるため、実質的に支持基板１０の抵抗成分を低減でき、半導体素子の低損失化を図ることができる。また、支持基板１０を薄膜化せずに低損失化を図っているため、支持基板１０の厚さを確保でき、支持基板１０の機械的な強度を確保できるので、ハンドリングの容易さが失われないようにすることもできる。 （もっと読む）