【課題】有機半導体層を用いた薄膜トランジスタと画素電極とを含む層間に発生する応力を緩和することが可能で、これによりトランジスタ特性の劣化を防止して、表示特性および信頼性の向上が図られた表示装置を提供する。
【解決手段】有機半導体層を用いた薄膜トランジスタが配列形成された基板と、薄膜トランジスタを覆う状態で基板上に設けられた層間絶縁膜と、層間絶縁膜上に設けられた画素電極とを備えたものである。特に、層間絶縁膜は、薄膜トランジスタよりも平面視的なサイズが小さい凹凸パターンからなる凹凸表面を有しており、この凹凸表面上に画素電極が設けられていることを特徴としている。 （もっと読む）

【課題】半導体基板とのコンタクトを形成する方法、とくに太陽電池とのコンタクトを形成するのに適し、少ない労力でできるだけ高い接触品質が得られる方法を提供する。
【解決手段】基板（１０）の表面上に金属種晶構造（２６）をＬＩＦＴプロセスによって生成してコンタクトを形成する。その後種晶構造（２６）を強化する（２８）。 （もっと読む）

【課題】簡便な方法で製造することができる電子素子を提供する。
【解決手段】第１の電極及び第２の電極を有し、該第１の電極と該第２の電極との間に有機材料を含む有機層を有し、該有機材料が該第１の電極又は該第２の電極と直接又は他の層を介して電子の授受を行う電子素子において、該第１の電極が金属又は金属の合金を含み、該金属又は金属の合金の融点が１００℃以下であることを特徴とする電子素子。金属の合金がガリウムを含むことが好ましい。電子素子としては、有機エレクトロルミネッセンス素子、光電変換素子等が挙げられる。 （もっと読む）

【課題】無電解めっき処理を行うに際し、半導体装置の特性変動を防止する半導体装置の製造方法を提供すること。
【解決手段】半導体基板１のおもて面に、アルミニウム、ニッケルを蒸着またはスパッタで順次積層し、エミッタ電極６を形成する。エミッタ電極６として、第１のアルミニウム膜６１および第１のニッケル膜６２が形成される。次いで、半導体基板１の裏面に、アルミニウムシリコン、ニッケルを蒸着またはスパッタで順次積層し、コレクタ電極９を形成する。コレクタ電極９として、第２のアルミニウム膜９１および第２のニッケル膜９２が形成される。次いで、エミッタ電極６の表面をエッチングする。次いで、エミッタ電極６の表面に形成された表面酸化膜を除去し、エミッタ電極６の表面を活性化する。次いで、半導体基板１のエミッタ電極６およびコレクタ電極９の両面に、同時に、無電解ニッケルめっき処理および置換金めっき処理を連続して行う。 （もっと読む）

【課題】低温で簡便なプロセスにより形成可能で、移動度、ｏｎ／ｏｆｆ比に優れ、立ち上がり電圧のマイナス側へのシフト、Ｓ値劣化、素子間の性能バラツキを改良した、安定性の高い薄膜トランジスタ、および該薄膜トランジスタの製造方法を提供する。
【解決手段】基板１０６上にゲート電極１０４、ゲート絶縁層１０５、ソース電極１０２、ドレイン電極１０３、及び半導体層１０１を有する薄膜トランジスタにおいて、半導体層１０１が塗布によって形成された酸化物半導体からなり、フッ素化合物含有層１０７がゲート電極１０４と半導体層１０１との間に設けられる。 （もっと読む）

【課題】ソース、ドレインの低抵抗化及び寄生容量の低減化のための構造、所望のゲート長、ソース、ドレイン形状、柱状半導体の直径が得られるSGTの製造方法を提供する。
【解決手段】第1の平面状半導体層上に第1の柱状半導体層を形成する工程と、第1の柱状半導体層の下部と第1の平面状半導体層に第1の第2導電型半導体層を形成する工程と、第1の柱状半導体層の底部及び第1の平面状半導体層上に第1の絶縁膜を形成する工程と、第1の柱状半導体層の周囲にゲート絶縁膜およびゲート電極を形成する工程と、ゲート電極の上部且つ第1の柱状半導体層の上部側壁と、ゲート電極の側壁に第2の絶縁膜をサイドウォール状に形成する工程と、第1の第2導電型半導体層と第2の第2導電型半導体層との間に第1導電型半導体層を形成する工程と、第1の第2導電型半導体層の上部表面と、第2の第2導電型半導体層の上部表面に金属と半導体の化合物を形成する工程とを含む。 （もっと読む）

【課題】最新の０．１５μｍパワーＭＯＳＦＥＴにおいては、微細化によるセル・ピッチの縮小のためトレンチ部（ソース・コンタクト用の溝）において、アルミニウム・ボイド（アルミニウム系電極内に形成されるボイド）が多発することが、本願発明者らによって明らかにされた。この欠陥の発生は、主にアスペクト比が前世代の０．８４から一挙に２．８に上昇したことによると考えられる。
【解決手段】本願の一つの発明は、アスペクト比の大きい繰り返し溝等の凹部をアルミニウム系メタルで埋め込む際に、アルミニウム系メタル・シード膜の形成から埋め込みに至るまで、イオン化スパッタリングにより、実行するものである。 （もっと読む）

【課題】 ボイド(void)およびシーム(seam)の発生を防止することができる自己組織化単分子膜形成方法、ならびに半導体素子の銅配線およびその形成方法を提供する。
【解決手段】 半導体素子の銅配線形成方法は、半導体基板の上に配線形成領域を有する層間絶縁膜を形成する工程と、前記配線形成領域表面を含む層間絶縁膜上に自己組織化単分子膜(Self Assembled Monolayer)を形成する工程と、前記自己組織化単分子膜の表面に触媒粒子を吸着させる工程と、前記触媒粒子が吸着された自己組織化単分子膜上に無電解メッキ法で銅シード膜を形成する工程と、前記銅シード膜上に前記配線形成領域を埋め立てるように銅膜を形成する工程とを含む。 （もっと読む）

【課題】各種の下地金属上に置換析出型の金めっき皮膜を形成する際に、金めっきの析出性、カバーリング性などを向上させることが可能な新規な置換析出型無電解金めっき方法、及びこの方法に用いる処理剤を提供する。
【解決手段】亜硫酸塩、アミノカルボン酸類、ヒドロキシカルボン酸類、ホスホン酸類及びポリエチレンンアミン類からなる群から選ばれた少なくとも一種の成分を有効成分とする水溶液からなる置換析出型無電解金めっきの前処理用活性化液、並びに
該活性化液に被処理物を接触させた後、水洗を行うことなく、該被処理物を置換析出型無電解金めっき液に接触させることを特徴とする置換析出型無電解金めっき方法。 （もっと読む）

【課題】本発明は、一つの実施形態において半導体デバイスを形成する方法を提供する。
【解決手段】該方法は、第一導電型領域および第二導電型領域を包含する基板を用意するステップと、基板の第一導電型領域および第二導電型領域の上のゲート誘電体とＨｉｇｈ−ｋの該ゲート誘電体上を覆う第一金属ゲート導体を包含するゲート・スタックを形成するステップと、第一金属ゲート導体の第一導電型領域中に所在する部分を除去して、第一導電型領域中に所在するゲート誘電体を露出するステップと、基板に対し窒素ベース・プラズマを印加するステップであって、窒素ベース・プラズマは、第一導電型領域中に所在するゲート誘電体を窒化し、第二導電型領域中に所在する第一金属ゲート導体を窒化する、該印加するステップと、少なくとも第一導電型領域中に所在するゲート誘電体上を覆う第二金属ゲート導体を形成するステップと、を含む。 （もっと読む）

【課題】配線間リーク電流の増加を抑制できる配線構造を備えた半導体装置およびその製造方法を提供すること。
【解決手段】半導体装置は、半導体基板１と、半導体基板１上に設けられ、シリコン、酸素、炭素および水素を含む、配線溝５が形成された絶縁膜３,４と、配線溝５内に設けられた金属配線８と、金属配線８の上面に選択的に形成されたメタルキャップ１０とを具備してなり、絶縁膜４は、その表面を含む第１の領域と、第１の領域下の第２の領域とを備えており、前記第１の領域の炭素濃度は前記表面から深くなるに従って減少し、前記第２の領域内の炭素濃度は、前記第１の領域との界面から一定距離の深さまでは深くなるに従って減少し、前記一定の距離減を越えると深くなるに従って増加し、前記表面における炭素濃度を超えることを特徴とする。 （もっと読む）

【課題】ガードリングの形状や間隔はシュリンクレートに依存しないため、半導体装置の小型化を実現する。
【解決手段】対向配置された表面および裏面と、表面と裏面の間の側面とを備えた半導体基板１と、半導体基板１の表面側に設けられた能動領域２と、能動領域２を囲むように設けられた無端状のガードリング３と、半導体基板１の能動領域２上に設けられた表面電極４と、半導体基板１の裏面側に設けられた裏面電極５とを含み、表面電極４と裏面電極５との間に電圧が印加される縦型の半導体装置であって、半導体基板１の側面に沿って導電性領域が設けられる。 （もっと読む）

【課題】半導体装置内の局所配線を簡単な工程で形成するための半導体装置の製造方法を提供する。
【解決手段】シリコン基板１０１上に１又は複数の半導体素子が作り込まれてなる半導体装置に局所配線構造を形成する際に、半導体素子の２つの導電領域を絶縁している絶縁領域に、この２つの導電領域を接続するようにシリコン膜１０４又は第１金属膜１０９を形成し（第１工程）、形成されたシリコン膜又は第１金属膜上に無電解めっき法により選択的に第２金属膜１１０を形成する（第２工程）。 （もっと読む）

【課題】半導体装置内の埋め込みコンタクトホールを簡略な工程で形成するための半導体装置の製造方法を提供する。
【解決手段】シリコン基板１０１上に１又は複数の半導体素子が作り込まれてなる半導体装置に埋め込みコンタクトを形成するにあたり、半導体素子層の全面に層間絶縁膜１０９を形成する（第１工程）。次いで、半導体装置内のシリコン１０６、１０７、ポリシリコン１０４Ａ、１０４Ｂ、又は金属シリサイド１０８Ａ，１０８Ｂからなる２つの領域が露出するように層間絶縁膜にコンタクトホール１０９ａを形成する（第２工程）。そして、コンタクトホールから露出しているシリコン１０６、１０７、ポリシリコン１０４Ａ、１０４Ｂ、又は金属シリサイド１０８Ａ，１０８Ｂの表面に無電解めっき法により選択的に金属膜１１１を形成する（第３工程）。 （もっと読む）

【課題】 基板上に被覆されたレジストに形成された単数または複数のマイクロメートルオーダー、特に１００μｍ以下の素地露出部の幅を有する高さ３μｍ以上の開口部を短時間で埋設することができる無電解金めっき液を提供する。
【解決手段】 微細部析出促進剤を含み、１００μｍ以下の微細パターンを形成する、無電解金めっき液。 （もっと読む）

【課題】成膜工程における半導体ウェハの反り量を低減し、搬送ミスやウェハ割れを低減することができる半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造法は、互いに対向する一方表面１ａおよび他方表面１ｂを有する基板１を準備する工程と、基板１の一方表面１ａおよび他方表面１ｂにめっき法により導電層であるＮｉめっき膜７およびＡｕめっき膜８を形成する工程とを備えている。 （もっと読む）

【課題】フリップチップ実装構造の半導体装置では、半導体基板（半導体チップ）裏面に抵抗を低減するための厚い金属層が設けられる。しかし、半導体チップの薄化が進むと、厚い金属層との応力の差により、半導体基板に反りが発生し、歩留まりが悪化する原因となっていた。
【解決手段】第１主面に動作領域が設けられ、第２主面に金属層が設けられる半導体基板（半導体チップ）の、少なくとも動作領域と一部重畳する第２主面側の半導体基板に凹部を設ける。これにより周辺部において第１の厚みを有し、凹部において第１の厚みより薄化された第２の厚みを有する半導体チップとする。周辺部が第１の厚みを有するため、第２主面側に厚い金属層を形成しても、半導体チップの反りを防止できる。 （もっと読む）

【課題】ゲート容量の増大を抑制しつつ、耐湿性を大幅に向上させることを可能にした電界効果型トランジスタおよびその製造方法を得る。
【解決手段】半導体層１上にＴ型ゲート電極２が形成された電界効果型トランジスタであって、Ｔ型ゲート電極２が形成されている領域をトランジスタ能動領域としたとき、当該トランジスタ能動領域全体において、Ｔ型ゲート電極２上に設けられた、耐湿性・耐エッチング性の高い絶縁膜若しくは有機膜を含む第１の高耐湿性保護膜５を備え、Ｔ型ゲート電極２の傘下を含むＴ型ゲート電極２の近傍において、半導体層１と第１の高耐湿性保護膜５との間に空隙６が形成されており、空隙６が外界に接している端面６ａを第２の高耐湿性保護膜７により塞いだ構成となっている。 （もっと読む）

【課題】表面性状が良好でかつ高品質のＣＶＤ−Ｃｕ膜を下地に対して高い密着性をもって成膜することができるＣｕ膜の成膜方法を提供すること。
【解決手段】チャンバー１内にウエハＷを収容し、チャンバー１内にカルボン酸第１銅錯体、例えばＣＨ_３ＣＯＯＣｕとこれを還元する還元剤とを気相状態で導入して、ウエハＷ上にＣＶＤ法によりＣｕ膜を成膜する。 （もっと読む）

【課題】 従来のＰＶＤ法と比較して低コストで、成膜時間が短く、熱電素子とバリア膜の間の密着力が高い熱電素子の成膜方法を提供すること。
【解決手段】 エッチングガスにより熱電素子１をエッチング処理するエッチング工程Ｓ１と、熱電素子１にＰＶＤ法によりＰＶＤ膜２を成膜するＰＶＤ成膜工程Ｓ２と、ＰＶＤ膜２を形成した熱電素子１にメッキ法によりバリア膜３を成膜するメッキ成膜工程Ｓ３と、を備える。 （もっと読む）