【課題】高い電流利得が得られる半導体装置及びその製造方法を提供する。
【解決手段】基板と、基板の上に設けられた第１導電型のベース層と、ベース層に接続されたベース電極と、ベース層の上に設けられた第２導電型のコレクタ層と、コレクタ層の上に設けられたコレクタ電極と、ベース層の上に設けられた第２導電型のエミッタ層と、エミッタ層の上に設けられたエミッタ電極と、コレクタ層とエミッタ層との間に設けられベース層上でコレクタ層とエミッタ層とを分離する、幅が１００ｎｍ（ナノメートル）以下の分離溝とを備えている。 （もっと読む）

【課題】ＤＡＴ技術を利用した電力増幅器において、能動素子として高耐圧トランジスタを用いた場合に、その特性を十分に活用することができる技術を提供する。
【解決手段】３個のほぼ等価なプッシュプル増幅器を具備している。プッシュプル増幅器における１対のトランジスタ３Ａ〜３Ｆのドレインは、金属配線１Ａ〜１Ｈから成る電流経路により相互に接続され、電流経路の中間点が正電源Ｖｄｄに接続されている。金属配線１Ａ〜１Ｈのうちトランジスタのドレインからその正電源Ｖｄｄに至る部分が１本の１次コイルを構成する。１次コイルが、それらと近接して配置された金属配線２から成る２次コイルと磁気的に結合することにより、１次コイルからの出力を合成し２次コイルの出力端子から出力する。１本の１次コイルに相当する金属配線の長さに対する、２次コイル全体に相当する金属配線の長さの比が、およそ３である。 （もっと読む）

【目的】 本発明は上記の状況に鑑みてなされたもので、窒化ホウ素膜を用いて
表面保護および表面不活性化を実現できる半導体表面処理、成膜方法およびその
表面保護技術や表面下活性化技術を用いて作製した高性能半導体装置並びに半導
体装置を含む通信システムの電子装置を提供することを目的とする。
【解決手段】少なくともホウ素及び窒素原子を含むことを特徴とする膜を有する
ことを特徴とする。 （もっと読む）

【課題】ＩｎＰ基板に擬似格子整合もしくは格子整合させたデバイス層を形成し、そのデバイス層よりＩｎＰ基板を剥離して、ＩｎＰ基板の再利用を可能とする。
【解決手段】インジウムリン（ＩｎＰ）基板１１上に擬似格子整合もしくは格子整合する犠牲層１２を形成する工程と、前記犠牲層１２上にデバイス層１３を形成する工程と、前記犠牲層１２を除去することで前記ＩｎＰ基板１１と前記デバイス層１３とを分離する工程とを備えたことを特徴とする。 （もっと読む）

【課題】ベース・コンタクト（２１）が設けられたベース領域（１）と、ベース領域から少数キャリアを抽出するように構成されたエミッタ領域およびコレクタ領域（２、３）と、ベース・コンタクトを経由してベース領域内への少数キャリアの侵入を妨げるための排除構造とを有する縦型構造のバイポーラ・トランジスタを提供する。
【解決手段】ベース領域は、０．５ｅＶよりも大きいバンドギャップおよび１０^１７ｃｍ^−３よりも大きいドーピング・レベルを有する。ベースは、ベース・コンタクト（２１）からのキャリアの侵入を防止する排除用ヘテロ接合（４）を含むが、その代わりにベース領域は、「高−低」ドーピングホモ接合を備えている。当該構造は、マルチフィンガー・トランジスタにおいてさえも熱暴走に対して改善された抵抗を示す。このことは、高電力、高周波数トランジスタ、例えば、ヒ化ガリウムインジウム上のベース、に対して特に有用である。 （もっと読む）

【課題】携帯電話機などに使用されるＲＦパワーモジュールの小型化を推進することのできる技術を提供する。
【解決手段】ＲＦパワーモジュールの増幅部が形成される半導体チップの内部に方向性結合器を形成する。半導体チップの増幅部となるＬＤＭＯＳＦＥＴのドレイン領域に接続するドレイン配線３５ｃと同層に方向性結合器の副線路３２を形成する。これにより、所定のドレイン配線３５ｃを主線路とし、この主線路に絶縁膜を介して平行に配置された副線路３２で方向性結合器を構成する。 （もっと読む）

【課題】バイポーラトランジスタにおいて微細な実効エミッタ幅を実現してエミッタ抵抗の増加を防ぎ、高周波特性の向上を容易にする半導体装置及びその製造方法を提供する。
【解決手段】シリコン基板１０上に形成された第１導電型のコレクタ層１５と、コレクタ層１３，１５の表面部の周辺領域に形成された第２導電型のベース引き出し領域１６と、コレクタ層１５上とベース引き出し領域１６上に形成された第２導電型のベース層１７と、ベース層１７の表面領域に形成された第１導電型のエミッタ層１８とを有するように構成する。こうした構成により、ベース引き出し領域１６がベース層１７の下に配置されるので、ベース層１７とエミッタ層１８間に形成する層間絶縁膜２０の厚さが小さくなり、エミッタ開口部のアスペクト比が低減されてエミッタ層１８の厚さが薄くなり、エミッタ層１８の幅が小さくできる。こうしてエミッタ抵抗の増加が抑えられ、エミッタ・ベース容量低減が図られる。 （もっと読む）

【課題】半導体層間の隔離構造を改善してコレクタのサイズが減少し、半導体層間の電流が最短経路に流れることができ、コレクタ抵抗が最小化できるバイポーラトランジスタ及びその製造方法を提供する。
【解決手段】バイポーラトランジスタ１００の製造方法は、基板１０１にコレクタ領域１０２が形成されるステップと、コレクタ領域１０２を含んだ基板１０１上にエピタキシャル層１１５が形成されるステップと、エピタキシャル層１１５にベース領域１０３が形成され、ベース領域１０３にエミッタ領域１０４が形成されるステップと、エミッタ領域１０４とベース領域１０３を貫通してコレクタ領域１０２までトレンチが形成され、トレンチの側壁に酸化膜１０８が形成されるステップと、トレンチの内部にポリシリコン層１１０が形成されるステップとを含む。 （もっと読む）

【課題】 第１導電領域（一導電型半導体層）と第２導電領域（逆導電型領域または金属層）が接合し、これらの間に逆方向電圧を印加して高い耐圧を確保する半導体装置において、耐圧を向上させる場合には、一導電型半導体層の不純物濃度を低減したり、半導体層の厚みを増加させるなどの手法を採用しており、オン抵抗が増大するなどの問題があった。
【解決手段】 第１導電領域内の第１の深さに逆導電型の複数の第１埋め込み領域を設け、第２の深さに逆導電型の複数の第２埋め込み領域を設ける。第２埋め込み領域の距離（第２の距離）を、第１埋め込み領域の距離（第１の距離）より大きくする。逆方向電圧印加時には実際の接合部が臨界電界に達する以前に、第１埋め込み領域によって第１の深さにおいて水平方向の電界がピンチオフし、耐圧を向上させることができる。同様に、第１の深さにおける電界強度が臨界電界に達する以前に第２埋め込み領域によって第２の深さにおいて水平方向の電界がピンチオフし、耐圧を増加させることができる。 （もっと読む）

【課題】 本願発明は、高利得で高速動作に適したバイポーラトランジスタを提供するものである。より具体的な技術的な側面では、本願発明はトランジスタを微細化した際に、高利得と高速性を実現できるバイポーラトランジスタを提供することにある。
【解決手段】 本願発明は、ベース領域の側面に、ベース領域よりバンドギャップが広い外部ベース領域を設けた構造を有する。ベース領域はシリコン・ゲルマニウムが代表例である。 （もっと読む）

【課題】良好なコンタクト特性を有するベース電極を再現性良く実現できるヘテロ接合バイポーラトランジスタとその製造方法を提供することにある。
【解決手段】
本発明のヘテロ接合バイポーラトランジスタは、半絶縁性ＩｎＰ基板１上に、Ｎ⁻型ＩｎＧａＡｓ／ＩｎＡｌＧａＡｓ／ＩｎＰコレクタ層３、Ｐ^＋型ＩｎＧａＡｓベース層４およびＮ型ＩｎＰエミッタ層５が順次積層されている。更に、Ｎ型ＩｎＰエミッタ層５はＩｎＰレッジ層構造７を備え、ベース電極１０は、内部ベース電極１２と外部ベース電極１３から構成されており、内部ベース電極１２は、コレクタメサ領域の外周部を自己整合的に規定しつつ、ＩｎＰレッジ層構造７と接触し、外部ベース電極１３の一部が、内部ベース電極１２上に形成され、かつ、外部ベース電極１３の残りの部分が、コレクタメサ領域外に形成された埋め込み層１４上に形成されている。 （もっと読む）

【課題】半導体装置の耐湿性向上を図ることができる技術を提供する。
【解決手段】半絶縁性基板であるＧａＡｓ基板４０において、素子形成領域にＨＢＴ３０を形成し、絶縁領域に素子分離領域４７を形成する。絶縁領域に形成される素子分離領域４７は、ＨＢＴ３０のサブコレクタ用半導体層４１とコレクタ用半導体層４２と同層の半導体層にヘリウムを導入することにより形成されている。外周領域において、保護膜５２、５５から露出するように導電層４９を形成し、この導電層４９を裏面電極と接続する。裏面電極にはＧＮＤ電位が供給されるので、導電層４９はＧＮＤ電位に固定される。この導電層４９は、ＨＢＴ３０のサブコレクタ用半導体層４１とコレクタ用半導体層４２と同層の半導体層により形成される。 （もっと読む）

【課題】Ｐ型４Ｈ−ＳｉＣ上のオーミック電極の形成方法およびそれにより形成されたオーミック電極を提供する。
【解決手段】Ｐ型４Ｈ−ＳｉＣ基板上に、厚さ１〜６０ｎｍの第１Ａｌ層と、Ｔｉ層と、第２Ａｌ層とを順次堆積する堆積工程、および非酸化性雰囲気中での熱処理により、上記第１Ａｌ層を媒介として上記ＳｉＣ基板と上記Ｔｉ層との合金層を形成する合金化工程を含むことを特徴とするＰ型４Ｈ−ＳｉＣ基板上のオーミック電極の形成方法。この方法により形成されたＰ型４Ｈ−ＳｉＣ基板上のオーミック電極も提供される。 （もっと読む）

【課題】信頼性に優れた半導体装置の製造方法および半導体装置を提供すること。
【解決手段】半絶縁性ＩｎＰ基板１上にＩｎＧａＡｓバッファー層２、ＩｎＰサブコレクタ層３、ＩｎＧａＡｓコレクタコンタクト層４、ＩｎＰ層５、ＩｎＧａＡｓコレクタ層６、ＩｎＧａＡｓベース層７、薄膜ＩｎＰ層８を順次積層し、薄膜ＩｎＰ層８上にシリコン窒化膜９を堆積し、それの開口部内においてＩｎＰエミッタ層１０、ＩｎＰ層１１、ＩｎＧａＡｓエミッタコンタクト層１２を順次エピタキシャル再成長させ、エミッタコンタクト層１２表面全体を含むようにエミッタ電極メタル１３を形成し、シリコン窒化膜９を開口部周辺の一部を残して除去し、露出した薄膜ＩｎＰ層８を除去し、ベース層７を露出させる工程を有するヘテロ接合バイポーラトランジスタの製造方法を構成する。 （もっと読む）

【課題】ＢＩＣＭＯＳ統合のために選択的エピタキシャル成長を用いる、隆起した外因性自己整合型ベースを有するバイポーラ・トランジスタを提供する。
【解決手段】隆起した外因性自己整合型ベースを有する高性能バイポーラ・トランジスタが、ＣＭＯＳデバイスを含むＢｉＣＭＯＳ構造と統合される。パッド層を形成して、先在するＣＭＯＳデバイスのソースおよびドレインに対して真性ベース層の高さを隆起させることにより、かつ選択的エピタキシを介して外因性ベースを形成することにより、表面の凹凸の影響は、外因性ベースのリソグラフィによるパターン形成時に最小になる。また、バイポーラ構造の製作の間に、化学機械研磨プロセスを使用しないことにより、プロセス統合の複雑さが軽減される。内側のスペーサまたは外側のスペーサが、エミッタからベースを分離するために形成されうる。パッド層、真性ベース層、および外因性ベース層は、一致した外側の側壁表面を有するメサ構造を形成する。 （もっと読む）

【課題】半導体装置に含まれるＥＳＤ保護トランジスタのＥＳＤ耐性を向上できるようにする。
【解決手段】半導体装置は、ウェル領域１０１の上に形成されたゲート電極１０３と、ウェル領域１０１におけるゲート電極１０３のゲート長方向側にそれぞれ形成されたドレイン領域１０４及びソース領域１０５と、ドレイン領域１０４の上で且つゲート電極１０３のゲート幅方向に互いに間隔をおいて形成された複数のドレインコンタクト１０６Ａ〜１０６Ｃと、ソース領域１０５の上で且つゲート電極１０３のゲート幅方向に互いに間隔をおいて形成された複数のソースコンタクト１０７Ａ〜１０７Ｅとを有している。隣り合うドレインコンタクト同士の間隔は、隣り合うソースコンタクト同士の間隔よりも大きい。 （もっと読む）

【課題】期待される高周波特性を得ること、ならびに後続の回路で必要とされる駆動電流を得ることが可能なホットエレクトロントランジスタを提供する。
【解決手段】このホットエレクトロントランジスタ１００は、コレクタ層３と、ベース層５と、エミッタ層７と、コレクタ層３とベース層５との間に形成されたコレクタバリア層４と、ベース層５とエミッタ層７との間に形成されたエミッタバリア層６とを備えている。そして、エミッタバリア層６とエミッタ層７との間のエネルギー障壁は実質的に存在しないとともに、コレクタバリア層４のエネルギー障壁の高さはエミッタバリア層６のエネルギー障壁の高さよりも低い。 （もっと読む）

【課題】外部ベース層に起因する製造歩留まりの低下を抑制することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板１上にコレクタ層２を形成する。このコレクタ層２の表面にＬＯＣＯＳ膜からなる素子分離層３に周囲を囲まれた活性領域Ａ１を形成する。この素子分離層３は、平坦部３ｂと、この平坦部３ｂと活性領域Ａ１との間の傾斜部３ａとを有する。そして、素子分離層３の平坦部３ｂ上にシリコン酸化膜４と多結晶シリコン膜５とからなる保護膜９を形成する。この保護膜９は素子分離層３の平坦部３ｂ上に端部を有するように形成される。そして、その一部を外部ベース層として用いるＳｉＧｅ層６ａおよびシリコン膜７ａを活性領域Ａ１の表面上から保護膜９の上に跨って形成する。 （もっと読む）

【課題】エミッタ層の寸法幅を微細化し、半導体装置の高性能化を図る技術を提供する。
【解決手段】ｎ型のコレクタ層２の活性領域上にｐ型のＳｉＧｅ合金層６ａと断面凸状のｐ型のシリコン膜７ａとが形成され、シリコン膜７ａ内の上部にはエミッタ層として機能するｎ型のエミッタ拡散層１３が形成されている。エミッタ拡散層１３上にはエミッタ電極であるｎ型の多結晶シリコン膜８ａおよびシリコン窒化膜９ａが形成されている。多結晶シリコン膜８ａの側面およびシリコン膜７ａの表面に表面絶縁膜１０が設けられるとともに、多結晶シリコン膜８ａとシリコン膜７ａとの界面５０に沿って、多結晶シリコン膜８ａの外側から内側に向かって突出するシリコン酸化膜からなる突出部１０ａが設けられている。 （もっと読む）

本発明は、一態様では、半導体デバイスを製作する方法を提供する。一態様では、この方法は、バイポーラ・トランジスタのタブの二重の注入を実現する。バイポーラ領域内のタブは、ＭＯＳトランジスタの製作時に、非バイポーラ領域内に異なる電圧のデバイスを製作するためのＭＯＳに関連するタブに注入するのにも用いられる別々の注入マスクを通じてタブに注入することによって注入される。
（もっと読む）