【課題】ＧａＡｓチップの耐湿性を向上させることができる半導体装置を得る。
【解決手段】ＧａＡｓチップ１４は樹脂２６で封止されている。ＧａＡｓチップ１４は、ｐ型ＧａＡｓベース層３４（ｐ型ＧａＡｓ層）と、その上に形成されたｎ型ＧａＡｓエミッタ層３６（ｎ型ＧａＡｓ層）を有する。ＧａＡｓチップ１４の外周部においてｎ型ＧａＡｓエミッタ層３６上に金属電極１８が形成されている。この金属電極１８には正電圧が印加される。ＧａＡｓチップ１４の中央部に形成された素子領域２０と金属電極１８との間において、ｐ型ＧａＡｓベース層３４とｎ型ＧａＡｓエミッタ層３６に半絶縁性領域３８が形成されている。半絶縁性領域３８よりも外側において、ｐ型ＧａＡｓベース層３４と金属電極１８は接続部４０により電気的に接続されている。 （もっと読む）

【課題】各拡散領域を形成する際のアライメントずれを抑制することができ、各拡散領域の位置精度が高く、電気特性のばらつきを低減することのできるバイポーラトランジスタの製造方法を提供する。
【解決手段】Ｎ型半導体基板１０の表層部に、ベース領域であるＰ型拡散領域３０、エミッタ領域である第１のＮ型拡散領域３１およびコレクタ領域である第２のＮ型拡散領域３２ａ，３２ｂを形成するバイポーラトランジスタ１００の製造方法であって、半導体基板上１０に、複数の開口部を有するＬＯＣＯＳ酸化膜２０を形成し、所定の開口部を介して不純物をイオン注入し、Ｐ型拡散領域３０または第１のＮ型拡散領域３１の一方を最初に形成し、次に、縮小または拡大された前記所定の開口部を介して不純物をイオン注入し、Ｐ型拡散領域３０または第１のＮ型拡散領域３１のもう一方を形成する製造方法とする。 （もっと読む）

【課題】ＳｉＧｅ混晶層を有する半導体装置において、高い高周波特性と安定した低いベースコンタクト抵抗とを得られるようにする。
【解決手段】半導体装置は、Ｎ型のコレクタ層１ａと、コレクタ層１ａの上に形成され、Ｐ型ＳｉＧｅ層３ｂを含む真性ベース層となるＳｉＧｅエピ膜３と、ＳｉＧｅエピ膜３の周囲に形成され、Ｐ型の多結晶シリコン層及びＰ型の多結晶シリコンゲルマニウム層を含むベース引き出し電極４と、ＳｉＧｅエピ膜３の上部に形成されたＮ型のエミッタ層８とを有している。真性ベース層の上部には、Ｓｉ−Ｃａｐ層３ｃが形成されており、エミッタ層８は、Ｓｉ−Ｃａｐ層３ｃの上部に形成された上部エミッタ領域８ｂと、該上部エミッタ領域８ｂの下側に該上部エミッタ領域８ｂと接して形成された下部エミッタ領域８ａとにより構成されている。 （もっと読む）

【課題】有機半導体層と別の有機半導体層との界面に電荷移動層を容易に形成することを可能にする。
【解決手段】基板１１上に形成された第１電極層１２と、前記第１電極層１２上に形成された第１導電型の第１有機半導体層１３と、前記第１有機半導体層１３上の一部に形成された第２電極層１４と、前記第２電極層１４の一部に接触していて前記第１有機半導体層１３上に形成された前記第１導電型とは導電型が逆の第２導電型の第２有機半導体層１５と、前記第２電極層１４に接続されていて前記第１有機半導体層１３と前記第２有機半導体層１５とが接触することでその接触界面に生成される電荷移動層１６と、前記第２有機半導体層１５上に形成された第３電極層１７を有する。 （もっと読む）

【課題】同一基板上に形成された縦型ＰＮＰトランジスタとＮＰＮトランジスタの両方の特性向上が図られた半導体装置を提供する。
【解決手段】半導体装置はＰＮＰトランジスタ５０を備えている。ＰＮＰトランジスタ５０は、第１のＰ型コレクタ領域３ｂと、第１のＰ型コレクタ領域３ｂの底面を覆い、第１のＰ型コレクタ領域３ｂの不純物濃度のピークよりも深い位置に不純物濃度のピークを有する第１のＮ型埋め込み領域２と、第１のＰ型コレクタ領域３ｂ上に形成された第２のＰ型コレクタ領域５ｂとを備えている。第１のＰ型コレクタ領域３ｂの側面もＮ型領域に囲まれている。このため、ＰＮＰトランジスタ５０におけるパンチスルーの発生が抑えられるとともに、コレクタ領域内のキャリア通過経路を短くしてコレクタ抵抗の低減を図ることができる。 （もっと読む）

【課題】追加部材を形成することなく表面保護膜の端部での剥がれを防止でき、チップエッジからの水分浸入を防止して信頼性(耐湿性)を向上できる半導体装置を提供する。
【解決手段】この半導体装置では、エピタキシャル層４Ａを覆う表面保護膜１１が高抵抗ＧａＡｓ層(素子間絶縁層)５の外周側の外周エピタキシャル層４Ａ−１の一部を覆って上記一部に接しているので、表面保護膜１１の端部の密着性が向上して外部からの水分侵入を防止できる。 （もっと読む）

【課題】ウェハー上面側から基板までの電流経路を低抵抗にできる半導体装置およびその製造方法を提供する。
【解決手段】第一導電型高濃度半導体基板１０１と、第一導電型高濃度半導体基板１０１上に設けられた低濃度不純物エピタキシャル層１０３と、１０５とを含み、第一導電型高濃度半導体基板１０１に接続するトレンチ１１０が低濃度不純物エピタキシャル層１０３、１０５に設けられている半導体装置であって、トレンチ１１０の内壁に沿って少なくとも低濃度不純物エピタキシャル層１０３、１０５中に形成されるとともに、第一導電型高濃度半導体基板１０１に接続する、第一導電型高濃度半導体基板１０１と同一導電型の第一導電型高濃度不純物領域１１２と、第一導電型高濃度不純物領域１１２上に形成されたコンタクト１１１とを含む、半導体装置を提供する。 （もっと読む）

【課題】静電気放電に耐久性を有するヘテロ接合バイポーラトランジスタ素子を提供する。
【解決手段】静電気放電耐久性を有するヘテロ接合バイポーラトランジスタ（ＨＢＴ）およびシステム、およびその製造方法が開示されている。静電気放電耐久性を有するＨＢＴ素子は、サブコレクタ層と、サブコレクタ層の上に形成されたコレクタ層と、コレクタ層の上に形成されたベース層と、ベース層の上に形成されたエミッタ層と、エミッタ層の上に形成された遷移層と、遷移層の上に形成されたエミッタキャップ層と、を備える。 （もっと読む）

【課題】犠牲層を介してＩｎＰ系のデバイスを形成したときに、犠牲層としてＡｌＡｓ単層を用いたときのデバイス特性よりも良好なデバイス特性を得ることができ、かつ、犠牲層をエッチングする際に、デバイス層もエッチングされてしまう虞のない半導体デバイスの製造方法を提供する。
【解決手段】保護膜３５の平坦面３５Ａに支持基板１０を接合もしくは接着したのち、ＩｎＰと疑似格子整合するＩｎＡｌＡｓからなる犠牲層４２を、フッ酸を用いて選択的に除去することにより、ＩｎＰ基板４１を、ＩｎＰ系のデバイス層２１を含む支持基板１０から剥離する。 （もっと読む）

【課題】バイポーラトランジスタの特性が劣化するのを抑制することが可能な半導体装置の製造方法を提供する。
【解決手段】この半導体装置１００の製造方法は、シリコン基板１１の領域Ａ上にプレーナ型のバイポーラトランジスタ１を形成する工程と、プレーナ型バイポーラトランジスタ１が形成される領域を覆うようにシリコン窒化膜からなるカバー膜３２ａを形成する工程と、その後、プレーナ型のバイポーラトランジスタ１が形成される領域Ａがカバー膜３２ａに覆われた状態で、バイポーラトランジスタ１が形成される領域にイオン注入する工程とを備える。 （もっと読む）

【課題】 エッチング量を工程内で測定し、フィードバックをかけることにより、エッチング量のばらつきを無くすことを実現する。
【解決手段】 半導体層が選択エッチングされることにより半導体素子が形成される半導体素子領域と、前記半導体層と同じ材質からなり、前記半導体素子が選択エッチングされた量を検査するモニタ用半導体素子が設けられたモニタ領域とを有することを特徴とする。 （もっと読む）

【課題】本発明は、高周波帯域で動作する半導体装置の特性向上と製造コストの低減とを両立した半導体装置およびその製造方法を提供する。
【解決手段】同一の半絶縁性ＧａＡｓ基板１上に積層された複数の半導体層を用いて複数の半導体素子が形成された半導体装置１００であって、ＦＥＴ領域２３を用いて形成されたＦＥＴと、ＦＥＴ領域２３と隣接するＨＢＴ領域２２を用いて形成されたＨＢＴと、ＦＥＴ領域２３とＨＢＴ領域２２との間である素子分離領域２４に設けられ、ＦＥＴ領域２３とＨＢＴ領域２２とを分離する分離溝２５とを備え、分離溝２５は、内壁面と該内壁面の端部とに接地電位を有する導電性金属層が形成されることにより、素子分離領域２４を通過する素子間リーク電流を抑制する。 （もっと読む）

【課題】シリサイド化の工程をＭＯＳトランジスタ及びＨＢＴと別けることなく、抵抗値のばらつきが小さいヒューズ素子を形成する半導体装置の製造方法を実現できるようにする。
【解決手段】半導体装置の製造方法は、ＭＯＳトランジスタ形成領域１１Ｂにゲート電極２２及びソースドレイン領域２５を形成する工程と、ＭＯＳトランジスタ形成領域１１Ｂを除いて、半導体基板１１の上にシリコン及びシリコン以外のIV族元素を含む混晶膜と、シリコン膜とが順次積層された積層膜３１Ａ、３１Ｂを形成する工程と、シリコン膜３０Ｂの露出部分、ゲート電極２２の上部及びソースドレイン領域２５の上部をシリサイド化する工程とを備えている。 （もっと読む）

【課題】コレクタ電流が流れている状態でのオン抵抗および耐圧を両方同時に向上させることが可能なＨＢＴを提供する。
【解決手段】ｎ型ＧａＡｓサブコレクタ層１０１と、ＧａＡｓサブコレクタ層１０１上に形成されたＩｎＧａＰコレクタ層１０２と、ＩｎＧａＰコレクタ層１０２上に形成されたｎ型ＧａＡｓコレクタ層１０３と、ＧａＡｓコレクタ層１０３上に形成されたｐ型ＧａＡｓベース層１０４と、ＧａＡｓベース層１０４上に形成されたｎ型ＧａＡｓエミッタ層１０５とを備え、ＧａＡｓサブコレクタ層１０１のキャリア濃度は、ＧａＡｓコレクタ層１０３のキャリア濃度より高く、ＩｎＧａＰコレクタ層１０２とＧａＡｓサブコレクタ層１０１との間には、ｐ型ＧａＡｓスペーサ層１１０が挿入される。 （もっと読む）

【課題】コレクタ電流が流れている状態でのオン抵抗および耐圧を両方同時に向上させることが可能なＨＢＴを提供する。
【解決手段】ｎ型のＧａＡｓサブコレクタ層１０１と、ＧａＡｓサブコレクタ層１０１上に形成されたＩｎＧａＰコレクタ層１０２と、ＩｎＧａＰコレクタ層１０２上に形成されたｎ型のＧａＡｓスペーサ層１０３と、ＧａＡｓスペーサ層１０３上に形成されたｎ型のＧａＡｓ第２コレクタ層１０４およびＧａＡｓ第１コレクタ層１０５と、ＧａＡｓ第１コレクタ層１０５上に形成されたｐ型のＧａＡｓベース層１１０と、ＧａＡｓベース層１１０上に形成されたｎ型のＩｎＧａＰエミッタ層１１１とを備え、ＧａＡｓサブコレクタ層１０１は、ＧａＡｓ第２コレクタ層１０４およびＧａＡｓ第１コレクタ層１０５より高いキャリア濃度を有し、ＧａＡｓ第２コレクタ層１０４はＧａＡｓ第１コレクタ層１０５より高いキャリア濃度を有する。 （もっと読む）

【課題】大電流を含む変調電流で発光素子を低電圧駆動させることができるとともに、製造コストの点でも有利な駆動素子アレイを提供する。
【解決手段】パッシブマトリクス方式で電流駆動する発光素子２１と、その発光素子２１への電流供給を制御するカラム選択用トランジスタ３１Ａ及びライン選択用トランジスタ３１Ｂとを有する駆動素子アレイ１０であって、そのカラム選択用トランジスタ３１Ａとライン選択用トランジスタ３１Ｂを、発光素子２１と同一の基板１９上に形成された縦型有機トランジスタであるように構成して上記課題を解決した。この縦型有機トランジスタ３１Ａ，３１Ｂは、電流変調を容易に行うことができ、特に大面積の表示装置に用いる場合には大電流を発光素子列に供給することができる。さらに、縦型有機トランジスタ３１Ａ，３１Ｂには、光吸収層又は光反射層を施す等の遮光処理がなされていることが好ましい。 （もっと読む）

【課題】トレードオフの関係にあるＨＢＴの特性上のメリットとＨＦＥＴの特性上のメリットとを両立することが可能な半導体装置及びその製造方法を提供する。
【解決手段】Ｂｉ−ＨＦＥＴであって、ＨＢＴは、順次積層されたサブコレクタ層１０７、ＧａＡｓコレクタ層１０８、ＧａＡｓベース層１０９及びＩｎＧａＰエミッタ層１１０を有し、サブコレクタ層１０７は、ＧａＡｓ外部サブコレクタ領域１０７ａと、ＧａＡｓ外部サブコレクタ領域１０７ａ上に位置するＧａＡｓ内部サブコレクタ領域１０７ｂとを有し、ＧａＡｓ外部サブコレクタ領域１０７ａ上には、メサ状のコレクタ部８３０と、コレクタ電極２０３とが離間して形成され、ＨＦＥＴは、ＧａＡｓ外部サブコレクタ領域１０７ａの一部により構成されたＧａＡｓキャップ層１０５と、ＧａＡｓキャップ層１０５上に形成されたソース電極３０４及びドレイン電極３０５とを有する。 （もっと読む）

【課題】バイポーラトランジスタの耐圧の確保と電流増幅率ｈＦＥの向上とが容易な半導体装置およびその製造方法を提供する。
【解決手段】ＳＯＩ基板のＳＯＩ層ＳＬにバイポーラトランジスタＢＴと、ｎＭＯＳトランジスタＮＴと、ｐＭＯＳトランジスタＰＴとが形成されている。バイポーラトランジスタＢＴのコレクタ領域ＣＬのｎ^-領域ＣＬＬは、ＳＯＩ層ＳＬの厚み方向に対してｐＭＯＳトランジスタＰＴのｎ^-チャネル形成領域ＮＣと同じ不純物濃度分布を有している。バイポーラトランジスタＢＴのベース領域ＢＡは、ｐＭＯＳトランジスタＰＴのｎ^-チャネル形成領域ＮＣのｎ型の不純物濃度よりも高いｐ型の不純物濃度を有している。 （もっと読む）

【課題】ベース・エミッタをエピタキシャル成長により形成するバイポーラトランジスタにおいて、真性ベースを薄くして遮断周波数を向上すると同時に、厚い外部ベースを形成することでベース抵抗を低減する。
【解決手段】具体例を述べれば、ベース層をエピタキシャル成長した後に、低温アニールを行うことで、開口部周辺部分のシリコン・ゲルマニウム層に凸部ができるように変形させ、真性ベースのキャリア走行時間を増大させずにベース抵抗を低減する。 （もっと読む）

【課題】 ＣＭＯＳ製造プロセスを使用しても、バイポーラトランジスタの適切な駆動能力や温度特性を得ることが可能な半導体装置を提供する。
【解決手段】 縦型バイポーラトランジスタ９０ａとＭＯＳトランジスタ９０ｂからなる構成であって、縦型バイポーラトランジスタの少なくともベース領域は、エッチングにより表面から掘り下げることでＭＯＳトランジスタ９０ｂのウェル２０ｂ深さよりも浅くなっている。このためバイポーラトランジスタに必要とされる特性を独立さえて作り込むことが可能である。 （もっと読む）