【課題】 ＨＢＴは、ベース−エミッタ間電流が正の温度係数を持つため、コレクタ電流も正の温度係数を持つ。従って、ベース電流を増加させて電流密度の向上を図ると、複数並列接続されたＨＢＴの単位素子のうち、１つの単位素子に電流が集中して二次降伏を起し、破壊に至りやすくなる。
【解決手段】 ＨＢＴとＦＥＴを分離領域を介して隣接して配置し、ＨＢＴのベース電極にＭＥＳＦＥＴのソース電極を接続した単位素子を複数接続して能動素子を構成する。単位素子を並列に複数接続した能動素子において、単位素子毎に動作電流が不均一となっても、コレクタ電流が負の温度係数を持つため１つの単位素子に電流が集中することはなく二次降伏による破壊は発生しない （もっと読む）

【課題】 ＨＢＴとＦＥＴを１チップに集積化する際、ＨＢＴのエミッタキャップ層をＦＥＴのチャネル層としており、ＦＥＴのピンチオフ性が悪く相互インダクタンスｇｍが低い。また、複数回のイオン注入、アニール、ベースペデスタルの形成、さらには２回のエピタキシャル成長を行うなど製造工程が複雑であった。
【解決手段】 ＨＢＴのエミッタ層とＦＥＴのチャネル層を、同一のｎ型ＩｎＧａＰ層とする。また、ＨＢＴのベース層であるｐ＋型ＧａＡｓ層を、ＦＥＴのｐ型バッファ層として利用する。これにより、ＦＥＴのピンチオフ性が良好となり相互インダクタンスｇｍを高めることができる。またエピタキシャル成長が１回で、イオン注入、アニール工程も不要のため製造工程も簡素化でき、ウエハコストも低減できる。 （もっと読む）

【課題】性能を向上する新規なバイポーラデバイスを提供する。
【解決手段】本発明は、バイポーラデバイス30を開示する。エミッタ33が半導体基板に形成される。コレクタ34が、エミッタ33から横方向に空間を置いて基板に設けられる。ゲート端子38は基板上に形成され、エミッタ33とコレクタ34間の空間を規定する。外部ベース35は、エミッタ33またはコレクタ34の何れか一方から所定の距離を隔てて、基板上に形成される。外部ベース35は、エミッタ33またはコレクタ34の何れか一方から所定の距離を有して基板上に形成され、基板に設けた分離構造31で周囲を囲まれた穴によって活性領域32を規定し、この活性領域32に、ベース35，エミッタ33，コレクタ34およびゲート端子38が配置される。 （もっと読む）

【課題】 コレクタ電流比の精度を高めることができるマルチコレクタ型ラテラルＰＮＰトランジスタを提供すること。
【解決手段】 層状に設けられたベース領域３と、ベース領域３の表面に閉領域をなすパターンで形成されたエミッタ領域５とを備える。ベース領域３の表面のうちエミッタ領域５から離間した位置に、エミッタ領域５に対して対称なパターンで互いに離間して形成された少なくとも一対のコレクタ領域６Ａ，６Ｂを備える。各領域３，５，６Ａ，６Ｂを覆う絶縁膜を備える。その絶縁膜は少なくともエミッタ領域５に対応した位置にエミッタ電極配線接続用のコンタクト窓１９を有する。そのコンタクト窓１９のパターン寸法Ｗ２は、エミッタ領域５のパターン寸法Ｗ１に対して１／２以下である。 （もっと読む）

【課題】 放熱性を改善したバイポーラトランジスタを有する半導体装置を提供することにある。
【解決手段】 半導体層を横切る素子分離溝によって互いに電気的に分離された複数の素子形成領域にバイポーラトランジスタを形成する半導体装置において、
複数並列接続された単位バイポーラトランジスタＱｕが有する各単位バイポーラトランジスタの素子分離溝２ｂを取り去り、並列接続された複数の単位バイポーラトランジスタＱｕ全体を１つの素子分離溝２ｂで囲った構成とする。 （もっと読む）

【課題】横型バイポーラトランジスタ、およびそれを有する半導体装置、ならびにそれらの製造方法において、エピタキシャル層表面近傍に潜在しているダメージによって横型バイポーラトランジスタの利得が得られないことを改善する。
【解決手段】ベース領域の上部に設けた不純物を含有する半導体層の前記不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを並設してなる横型バイポーラトランジスタ、およびそれを有する半導体装置において、半導体層を横断させて不純物をさらにイオン注入した後に熱処理することによってコレクタ拡散層とエミッタ拡散層とを設ける。半導体層はシリコンゲルマニウム層とし、特に、半導体装置に横型バイポーラトランジスタとともに形成するシリコンゲルマニウムヘテロ接合バイポーラトランジスタの形成に用いるシリコンゲルマニウム層を利用する。 （もっと読む）

【課題】 熱的安定性と信頼性を両立し、さらに静電破壊耐量を向上したＨＢＴを備えた半導体装置を提供する。
【解決手段】 化合物半導体からなる基板の主面上に、順に形成されたサブコレクタ層、コレクタ層、ベース層４およびエミッタ層５、ならびにコレクタ層４と電気的に接続されたコレクタ電極、ベース層４と電気的に接続されたベース電極、エミッタ層５上に形成され、エミッタ層５と電気的に接続されたエミッタメサ層６Ｍ、およびエミッタメサ層６Ｍと電気的に接続されたエミッタ電極１３を備えたＨＢＴであって、このエミッタメサ層６Ｍが、ｎ型ＧａＡｓ層からなる半導体層６と、半導体層６上のｎ^＋型ＧａＡｓ層からなる高濃度半導体層６Ｂと、高濃度半導体層６Ｂ上のｎ型ＩｎＧａＡｓ層からなるバラスト抵抗層７とを有する。 （もっと読む）

【課題】 半導体装置の熱抵抗を低減すること、および小型化できる技術を提供する。
【解決手段】 複数の単位トランジスタＱを有する半導体装置であって、半導体装置は、単位トランジスタＱを第１の個数（７個）有するトランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆと、単位トランジスタＱを第２の個数（４個）有するトランジスタ形成領域３ｃ、３ｄとを有し、トランジスタ形成領域３ｃ、３ｄは、トランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆの間に配置され、第１の個数は、第２の個数よりも多い。 （もっと読む）

【課題】ヘテロ接合型バイポーラトランジスタの電流利得（hfe）ばらつきを減らすことを目的とする。
【解決手段】第１導電型半導体からなるエミッタ領域およびコレクタ領域と、第２導電型半導体からなるベース領域を有し、前記ベース領域にバンドギャップの狭い領域を有するヘテロ接合型バイポーラトランジスタであって、前記ベース領域とエミッタ領域の接合部近傍のエミッタ領域に所定の厚さ以上のたとえばバンドギャップの小さい再結合電流の大きい領域を有することを特徴とする。
上記構造をとることで、エミッタ領域にバンドギャップの狭い中性領域が形成されるので、再結合電流が増えて、ベース電流が増大する。その結果、たとえば、エミッタ領域に多結晶シリコンを用いている場合に通常みられる界面酸化膜によるベース電流のばらつきが、再結合によって増大したベース電流によって目立たなくなり、電流利得のばらつきが低減される。 （もっと読む）

【課題】 ＭＯＳトランジスタとバイポーラトランジスタとで構成されるアナログ／デジタル混載半導体装置の製造コストを低減する。
【解決手段】 ｎ型エミッタ電極２３ｂを形成するためのｎ型不純物のイオン注入と、ｎチャネル型ＭＯＳトランジスタのソース、ドレインを形成するためのｎ型不純物のイオン注入とを同時に行い、ｐ型エミッタ電極２３ｃを形成するためのｐ型不純物のイオン注入と、ｐチャネル型ＭＯＳトランジスタのソース、ドレインを形成するためのｐ型不純物のイオン注入とを同時に行うことにより、イオン注入工程およびフォトマスクの枚数を減らす。 （もっと読む）

【課題】 寄生容量及び寄生抵抗の低減を図ることにより、高周波特性の向上を図ることができる、光電子集積素子及びその製造方法を提供することにある。
【解決手段】 光電子集積素子１００は、基板１１０と、基板１１０の上方に設けられ、第１ミラー１２０と、活性層１２２と、第２ミラー１２４と、を含む面発光型半導体レーザ１００Ｖと、面発光型半導体レーザ１００Ｖの上方に設けられ、少なくとも光吸収層１４２を含むフォトダイオード１００Ｐと、基板１１０の上方に設けられたバイポーラトランジスタ１００Ｂと、を含む。バイポーラトランジスタ１００Ｂは、第１ミラー１２０、活性層１２２、第２ミラー１２４、及び光吸収層１４２のそれぞれと同一の半導体層を含む。 （もっと読む）

【課題】 マイクロ波集積回路において、能動素子入力部に配置されるノイズ信号カット用容量素子は、容量素子形成に必要な配線等の部品も含め、大きな面積を必要とし、チップサイズ小型化阻害の要因となっている。又、半導体能動素子、特に電界効果トランジスタにおいては、メサ型素子分離の際、メサ段差部分におけるゲート金属の段切れ、ゲート金属と能動層との接触による特性劣化が問題となっている。
【解決手段】 本発明では、チップ裏面に形成される容量素子において、半導体デバイスの１端子の直下に容量素子の２電極のいずれか一方を接続した構造および、半導体デバイスの１端子の直下に容量素子を作製する。又、半導体表面の平面上にゲート金属を被着し、その後裏面から半導体基板およびトランジスタ能動領域以外の能動層を除去する。 （もっと読む）

【課題】 製造工程の短縮が可能なＢｉＣＭＯＳ型半導体装置の製造方法を提供する。
【解決手段】 エピタキシャル層１２を形成したシリコン基板１１表面に、素子分離領域１５で分離されたバイポーラ／ＭＯＳトランジスタとなる領域を形成し、シリコン基板１１表面に絶縁膜４１を形成する工程と、エミッタ及びソース／ドレイン用の開口４２を形成する工程と、これらのトランジスタ領域にポリシリコン膜を形成し、ｎ型のＰを導入する工程と、絶縁膜４１の開口４２及びその周辺部にあるポリシリコン膜にｎ型のＡｓを選択的に導入する工程と、絶縁膜４１上のポリシリコン膜を残してエミッタ電極５１、開口４２のポリシリコン膜を残してソース／ドレイン電極５２及びゲート電極５３を形成する工程と、半導体基板１１を熱処理して、ｎ型不純物をベース領域２３及びウェル領域３３に拡散させて、エミッタ領域２５及びソース／ドレイン領域３２を形成する工程とを有する。 （もっと読む）

【課題】 ＨＢＴ（Hetero-junction Bipolar Transistor）の特性を向上させる。
【解決手段】 ＨＢＴ（Ｑ）は、化合物からなる基板の主面上に順に形成されたコレクタ層、ベース層、エミッタ層およびそれぞれに電気的に接続されたコレクタ電極９ａ、ベース電極８、エミッタ電極７を有し、さらにエミッタ電極７とエミッタ層との間に形成されたエミッタコンタクト層６を有する。その基板の主面に平行な平面において、エミッタコンタクト層６およびエミッタ電極７の平面形状は、ベース電極８を囲う略環状形状を有し、エミッタコンタクト層６の最小寸法Ｌｅは、１．２μｍ以上である。 （もっと読む）

【課題】 小型化および低消費電力化を図りつつ負荷変動時のＨＢＴの破壊を有効に防止することのできる高周波電力増幅用電子部品（ＲＦパワーモジュール）および移動体通信システムを提供する。
【解決手段】 高周波電力増幅回路の少なくとも最終段の増幅素子（Ｑ１）がＨＢＴ（ヘテロ接合バイポーラ・トランジスタ）で構成されている高周波電力増幅用電子部品おいて、上記ＨＢＴとしてそのコレクタ電流−コレクタ電圧特性の非破壊領域と破壊領域との境界が逆Ｓ字カーブを有し、該逆Ｓ字カーブの極小値が当該高周波電力増幅用電子部品（ＲＦパワーモジュール１００）に接続される電源（２００）の実使用時に想定される電圧の最大値の４倍以上の領域に存在するＨＢＴを用いるようにした。 （もっと読む）

【課題】
エミッタ抵抗を低減でき電流利得特性を向上させたバイポーラトランジスタの製造方法及び、このバイポーラトランジスタを有する半導体装置の製造方法を提供する。
【解決手段】
コレクタ領域の表面に第1酸化膜を形成する工程と、第1酸化膜の表面にベース層を形成する工程と、ベース層の表面に第2酸化膜を形成した後にベース層をパターニングするとともに、コレクタ電極形成位置の第1酸化膜をエッチングすることにより前記第2酸化膜と等しい膜厚にする工程と、エミッタ電極を形成するためのエミッタ用開口及びコレクタ電極を形成するためのコレクタ用開口を形成する工程とを有することとした。 （もっと読む）

【課題】 能動素子、受動素子、配線、及び電極からなる半導体装置において、機械的強度の確保、小型化、及び熱的安定性を満たすことの出来る半導体装置を提供することにある。
【解決手段】 半導体装置において、能動素子直下の開口の位置に開口を充填するための導体層を有し、開口のない位置にも導体層を形成する。 （もっと読む）

本発明は、電圧制限用の半導体構成体に関する。この半導体構成体は、第１のカバー電極（４）と、該第１のカバー電極（４）と接続されており、強くｐドープされた半導体層（２）と、該強くｐドープされた半導体層（２）と接続されており、弱くｎドープされた半導体層（１）と、第２のカバー電極（５）とを有する。弱くｎドープされた半導体層（１）と第２のカバー電極（５）との間には、少なくとも１つのｐドープされた半導体層（６）と２つの強くｎドープされた半導体層（３）が並置され、交互に設けられている。
（もっと読む）

【課題】 サージへの耐性を向上させると共に、リーク電流の低減を図ることができる保護ダイオードを提供する。
【解決手段】 ｎ型のｎ^＋ＧａＡｓ層６と、ｎ^＋ＧａＡｓ層上に形成されたｎ型のｎ⁻ＧａＡｓ層７を備え、ｎ⁻ＧａＡｓ層内にｐ型エミッタ領域８及びｐ型コレクタ領域９が形成された保護ダイオードであって、ｎ⁻ＧａＡｓ層のドーパントのドーピング濃度をｎ^＋ＧａＡｓ層のドーパントのドーピング濃度よりも小さくする。 （もっと読む）

【課題】 半導体集積回路において、効率的に内部回路を保護する技術を提供する。
【解決手段】 Ｐ^＋拡散層１１４ｂを取り囲むようにＮ型拡散層１１５が形成されている。このため、寄生ダイオード１２４の周囲のＮ型不純物濃度は、Ｎ型拡散層１１５が形成されることでＮ型不純物量が増加することにより、コレクタ電極に接続されている寄生ダイオード１２４の耐圧がエミッタ電極に接続されているダイオード１２２の耐圧よりも低く設定される。すなわち、ダイオードの耐圧は当該ダイオードの周囲の不純物濃度の高低によって定まり、不純物濃度が高いほど耐圧が低くなるからである。したがって、寄生ダイオード１２４は逆方向に電流が流れやすいため、高電位電源１０２と低電位電源１０３の間に接続されている寄生ダイオード１２４のクランプ能力が向上され、電源端子に印加された静電気による内部回路１２１の損傷の発生を抑制することができる。 （もっと読む）