【課題】駆動過程における発熱問題を解消する一方、製造費用を節減し得るプラズマディスプレイ装置を提供する。
【解決手段】本発明によるプラズマディスプレイ装置は、プラズマディスプレイパネルと、該プラズマディスプレイパネルにエネルギーを供給し、該プラズマディスプレイパネルからエネルギーを回収するエネルギー回収回路を含み、前記プラズマディスプレイパネルにエネルギーを供給する経路のインダクタンスは前記プラズマディスプレイパネルからエネルギーを回収する経路のインダクタンスより小さいことを特徴とする。 （もっと読む）

【課題】 小面積でありながら耐圧が確保できるトランスファーゲート回路並びにそれを備えた集積回路装置及び電子機器を提供すること。
【解決手段】 トランスファーゲート回路は、Ｐ型及びＮ型ＭＯＳトランジスタＸｆｅｒ（Ｐ，Ｎ）を有するトランスファーゲート２４０と、このトランスファーゲートのＰ型及びＮ型ＭＯＳトランジスタのゲートに印加される電圧を制御する制御回路ＳＷＬＤｅｃとを有する。制御回路は、第１の接続モード（リード及び消去）では、Ｐ型及びＮ型ＭＯＳトランジスタのゲートにそれぞれ異なる論理の電圧（３Ｖ，０Ｖ）を印加して、Ｐ型ＭＯＳトランジスタと前記Ｎ型ＭＯＳトランジスタとを共にオンさせ、第１の接続モードよりも高い電圧が第１または第２のラインに供給される第２の接続モード（プログラム）時には、Ｐ型及びＮ型ＭＯＳトランジスタのゲートに同一論理の電圧（０Ｖ）を印加して、Ｐ型ＭＯＳトランジスタをオンさせ、Ｎ型ＭＯＳトランジスタをオフさせる。 （もっと読む）

【課題】
従来の半導体装置では、簡単な回路でソフトエラーを検出し、エラーの伝播を防ぐことが困難であった。
【解決手段】
本発明にかかる半導体装置は、複数の論理回路を直列に接続した発振回路１０と、複数の論理回路のうち少なくとも２つ以上の論理回路の出力信号が入力され、前記出力信号の間の位相差が所定の位相差の範囲外となる場合に発振回路１０を一時停止させ、他のブロックに発振回路１０にエラーが発生したことを通知するリセット信号を出力するエラー検出回路２０とを有するものである。 （もっと読む）

【課題】歪特性を改善した半導体装置を提供する。
【解決手段】マルチゲートＦＥＴ１００のソース電極１０２とドレイン電極１０３の一方から高周波信号が入力して他方から出力されると共に、複数のゲート電極１０７、１０８、１０９に接続された制御端子の電位により高周波信号の通過および遮蔽を制御する高周波スイッチ回路用半導体装置である。ソース電極１０２に一番近い第１のゲート電極１０７のソース側ひさし部分の長さとドレイン電極１０３に一番近い第３のゲート電極１０９のドレイン側ひさし部分の長さがゲート電極の他のひさし部分の長さより長く、これらが付加容量を構成する。 （もっと読む）

【課題】少数のＭＯＳで構成することができ、基板電流を回避することができる、３値論理インバータ回路を提供すること。
【解決手段】第１から第４のＭＯＳを備え、第１から第４のＭＯＳのゲート端子に、共通の入力信号を入力可能とし、第１のＭＯＳ及び前記第３のＭＯＳにおける、サブストレート端子を第１の基板電圧に接続すると共に、ソース端子を第１の信号電圧に接続し、第２のＭＯＳ及び前記第４のＭＯＳにおける、サブストレート端子を第２の基板電圧に接続すると共に、ソース端子を第２の信号電圧に接続し、第３のＭＯＳのドレイン及び第４のＭＯＳのドレインを相互に接続すると共にこの接続点を第２のＭＯＳのソース端子に接続し、あるいは、第１のＭＯＳのドレイン及び第２のＭＯＳのドレインを相互に接続すると共にこの接続点を第３のＭＯＳのソース端子に接続した。 （もっと読む）

【課題】電気負荷に対して所定波形の電流信号を通電するものにおいて、低ノイズ化を図ると共に、スイッチング損失の増加も抑制できる信号生成装置を提供する。
【解決手段】駆動装置１の信号生成手段４２は、ランプ４に流れる電流を制御するＦＥＴ２をスイッチング制御する際にランプ駆動電流の立ち上がり、立下り部分が正弦波状となる制御信号を生成してＦＥＴ２に出力する。具体的には、近似波形生成手段４１が、ＰＷＭ信号の立上り期間にコンデンサ３７を充電させ、立下り期間にコンデンサ３７を放電させて、端子電圧の上昇度合い並びに下降度合いを複数段階に切替えて折線近似により正弦波状信号を生成し、ローパスフィルタ３９を介して出力する。 （もっと読む）

【課題】
不完全な切断状態の検出まで含めたヒューズの切断判定を高速且つ高精度に行うこと
【解決手段】
本発明に係るヒューズ切断テスト方法は、ヒューズの状態をテストするヒューズ切断テスト方法であって、当該ヒューズに流れる電流の値に基づいて、当該ヒューズの切断、非切断及びその中間の状態のいずれかを判断するヒューズ切断テスト方法。これにより、不完全な切断状態の検出まで含めたヒューズの切断判定を高速且つ高精度に行うことができる。 （もっと読む）

負荷(6)における電流(I_load)を決定する回路(1)であって、メイントランジスタ(2)およびセンストランジスタ(3)を有し、各トランジスタは主電流通路(5,6)および制御端子１(9,10)を有し、主電流通路がそれぞれ負荷とアース端子(7)との間に並列に操作可能に接続され、制御端子同士が接続されている。センストランジスタ(3)の主電流通路(5)の両端間の電圧を、メイントランジスタ(3)の主電流通路(4)の両端間の電圧の所定部分にほぼ等しい電圧レベルに設定する手段を設ける。
（もっと読む）

【課題】 リセット端子を持たない１：ｎＤＥＭＵＸやｎ：１ＭＵＸの複数個を同期させて並列動作させることが可能な同期回路を実現する。
【解決手段】 クロック信号を入力して作動する複数のカウンタＩＣ手段の動作タイミングを一致させる同期回路において、前記複数のカウンタＩＣ手段のうち、基準となるカウンタＩＣ手段のクロック信号と同期対象となる他のカウンタＩＣ手段のクロック信号との位相差を検出する位相差検出手段と、検出された前記位相差に基づいて前記他のカウンタＩＣ手段のクロック信号の位相を制御する位相制御手段と、を備える。 （もっと読む）

【課題】ＬＳＩチップ上で分離された複数の機能ブロック毎の電源に電圧差が発生しても、電源間をつなぐスイッチのオフ状態において電流を確実に遮断することが出来る電源スイッチ回路を提供する。
【解決手段】１ａは、コントロール信号端子ＩＮＣＮＴ及び第１の電源入力端子ＩＧ１１及び第２の電源入力端子ＩＧ１２とを入力とし、第１の出力端子ＯＧ１１及び第２の出力端子ＯＧ１２とを出力とするゲート制御回路である。Ｐ１は、ゲート制御回路の第１の出力端子ＯＧ１１がゲートに接続された第１のＰ型トランジスタであり、Ｐ２は、ゲート制御回路の第２の出力端子ＯＧ１２がゲートに接続された第２のＰ型トランジスタであり、第１のＰ型トランジスタＰ１及び第２のＰ型トランジスタＰ２は、第１の電源ＶＤＤ１と第２の電源ＶＤＤ２間に直列に接続されスイッチ部分を構成する。 （もっと読む）

【課題】 従来の信号出力回路においては、出力オフセット電圧のずれが発生する場合がある。
【解決手段】 信号出力回路１は、第１および第２のエミッタフォロア回路、およびコンパレータ２０を備えている。コンパレータ２０は、上記第１および第２のエミッタフォロア回路からの出力信号を入力し、それらの大小関係を比較した結果を出力する。このコンパレータ２０は、トランジスタＴ５（第５のトランジスタ）、トランジスタＴ６（第６のトランジスタ）、抵抗素子Ｒ３、およびカレントミラー回路３０を含んで構成されている。抵抗素子Ｒ３は、トランジスタＴ５およびトランジスタＴ６のエミッタ同士を接続している。トランジスタＴ５およびトランジスタＴ６のコレクタには、カレントミラー回路３０が接続されている。 （もっと読む）

【課題】 小さな電流能力しか持たない信号源によるスイッチ制御と保護機能を備えたパワーＭＯＳＦＥＴを備えた半導体装置を提供する。
【解決手段】 第１端子にドレインを接続し、第２端子に上記パワーＭＯＳＦＥＴのソースを接続し、上記第３端子と上記パワーＭＯＳＦＥＴのゲートの間に高抵抗手段を接続する。上記パワーＭＯＳＦＥＴに流れる電流を検出する電流検出手段の出力信号を受けて上記パワーＭＯＳＦＥＴに流れる電流を制限する電流制限回路を上記パワーＭＯＳＦＥＴのゲートと上記第２端子との間に設ける。 （もっと読む）

【課題】実装面積及び製造コストを増大させることなく大電力の信号を入力した際に高調波歪みがほとんど発生しないスイッチ回路を実現できるようにする。
【解決手段】第１の入出力端子２及び第２の入出力端子３は、それぞれ第１の基本スイッチ部１１及び第２の基本スイッチ部１２を介してアンテナ端子１と接続されている。各基本スイッチ部１１は、それぞれが４個の直列に接続されたＦＥＴからなるスルースイッチと、シャントスイッチとからなり、各スルースイッチ及び各シャントスイッチを構成するＦＥＴのソースは、抵抗を介して第１〜第４の電位固定端子とそれぞれ接続されており、第１と第４及び第２と第３の電位固定端子が互いに接続されている。第１のシャントスイッチ３１の１段目のＦＥＴ４３Ａのソースと接続された抵抗は、順方向に接続されたダイオードを介して第３の電位固定端子と接続されている。 （もっと読む）

【課題】 複数の負荷を駆動する場合に、負荷電流の集中的な増加を確実に抑制することができる負荷駆動装置を提供する。
【解決手段】 負荷駆動装置の制御回路１１は、３つの負荷Ａ〜Ｃについて、同時に駆動される期間が存在しなくなるようにＰＷＭ信号Ａ〜Ｃを出力する。具体的には、共通の搬送波信号の位相を遅延回路１２Ｂ，１２Ｃによって周期Ｔの１／３ずつ相互に変化させ、負荷の数に応じてＰＷＭ信号の出力位相を均等に変化させる。 （もっと読む）

【課題】電源電圧の全範囲にわたって論理回路の論理閾値を線形に制御可能にする。
【解決手段】論理閾値制御電圧を論理閾値制御回路に入力させ、前記論理閾値制御回路の出力を論理回路の出力端子に接続させ、前記論理回路の論理閾値を電源電圧の全範囲にわたって変換する。 （もっと読む）

サンプル＆ホールド回路は、入力信号のサンプルを格納するサンプリングコンデンサと、サンプリングコンデンサに格納されるサンプルを出力する出力ステージと、入力信号をサンプリングし、サンプリングコンデンサにサンプルを格納する入力回路を含む。入力回路は、第１の動作段階中に入力信号を選択的にサンプリングし、第２の動作段階中に入力信号のサンプルをホールドする自動ゼロ化入力バッファを含む。自動ゼロ化入力バッファは任意のオフセットエラーをキャンセルする。入力回路はまた、第２の動作段階中に、サンプリングコンデンサをサンプル＆ホールド回路の入力と選択的に結合するため、また、第１の動作段階中にサンプリングコンデンサを自動ゼロ化入力バッファの出力と選択的に結合するためのスイッチング回路を含む。
（もっと読む）

【課題】リーク電流遮断回路を備える半導体装置において、別途データ保持回路の配置領域や記憶手段を設けることなく、そのデータが破壊されるのを防止することができる半導体装置を提供する。
【解決手段】データ保持回路を含む内部回路と、電源側およびグランド側のリーク電流遮断回路とを備える。例えば、グランド側のリーク電流遮断回路は、内部回路を構成するグランド側トランジスタのソースとグランドとの間を電気的に接続状態または遮断状態とするスイッチと、グランド側トランジスタのソースの電位がグランドの電位と略等しいことを検出するとスイッチを遮断状態とし、グランド側トランジスタのソースの電位がデータ保持回路にデータを保持するために必要なローレベルの最高電位よりも低い所定の電位まで上昇したことを検出するとスイッチを接続状態とする制御回路とを備える。 （もっと読む）

【課題】内部の機能切替における必要なクロックの切替にかかる煩雑さを解消し、外部から内部の機能切替の命令のみで精密なクロック設定を実現する半導体集積装置を提供する。
【解決手段】外部から入力される内部機能の切替の命令１００の内容を判別し、特定の機能ブロック１１８に対して必要なクロックの周波数を判別するクロック周波数判定回路１１４と、切り替え前後の周波数の関係により、機能切り替えとクロック切り替えのタイミングを制御し、切り替えの状態を表す機能切替・クロック切替完了フラグ１１０を外部に出力するクロック切替制御回路１１３とを備えることにより、クロック切り替えの制御を外部から行う必要がなくなるようにした。 （もっと読む）

【課題】
従来の電源リセット回路と比べて、構成部品を減らし製造コストを低減することができ、複数の電源電圧を使用する電子機器に備えることができる電源リセット回路を提供する。
【解決手段】
電源から入力された電源電圧を予め定められた電圧して出力するレギュレータ手段に入力される電圧を監視する入力電圧監視手段は、電源からレギュレータ手段に入力される電圧が予め定められた電圧より高い電圧になると、前記レギュレータ手段に予め定められた電圧を出力させる制御信号を出力する。 （もっと読む）

【課題】 チャージポンプ回路の出力電圧変動を抑制する。
【解決手段】 ＰＬＬ回路１は、位相比較器２、チャージポンプ回路・ＬＰＦ部３、ＶＣＯ４、及び分周器５から構成され、チャージポンプ回路・ＬＰＦ部３には、チャージポンプ回路６の充電電流及び放電電流を同一にするための補正チャージポンプ電流をチャージポンプ回路６に供給するチャージポンプ電流補正回路９が設けられている。 （もっと読む）