【課題】 正確なタイミング調節に依存することなく、ディジット線をＶｃｃ／２と異なるレベルに効果的にプレチャージすることのできる回路及び方法を提供すること。
【解決手段】 メモリディジット線の対をプレチャージする回路および方法が提供される。ディジット線の最終的なプレチャージ電圧は、プレチャージ前のディジット線電圧の平均とは異なる。その最終的なプレチャージ電圧は、プレチャージ回路のキャパシタのサイズを適切に選択することによって設定され得る。 （もっと読む）

【課題】チャージポンプ回路の効率を向上させるとともに、チャージポンプ回路の全体のパターン面積を小さくする。
【解決手段】第１及び第２の電荷転送用ＭＯＳトランジスタＭ１（Ｎ），Ｍ２（Ｎ）の両方をＮチャネル型で構成する。第２の電荷転送用ＭＯＳトランジスタＭ２（Ｎ）をスイッチング動作させるために、さらにもう一段のポンピングパケットを追加したものである。そして、第２の電荷転送用ＭＯＳトランジスタＭ２（Ｎ）がオンするときのＶＧＳ（ゲートソース間電圧）を２ＶＤＤにして、低いオン抵抗を得るために、ポンピングパケットを駆動する第２のクロックドライバーＣＤ２の電源としてチャージポンプ回路の出力電圧Ｂ（２ＶＤＤ）を用いた。 （もっと読む）

【課題】外部トリガが入力されてから、負荷Ｌにかかる電圧の振幅が変化し始めるまでの遅れ時間を削減する。
【解決手段】
ＭＯＳトランジスタ３２，３３により構成されるプッシュプル出力段を有し、ＭＯＳトランジスタ３２，３３を駆動する増幅器３４と、増幅器３４への入力信号を電圧制限する制限レベル制御回路２と、制限レベル制御回路２の入力信号を生成する積分器１と、積分器１から生成された信号を外部トリガにより開始させたとき、設定した一定電圧幅に制限する電圧制限回路４からなり、外部トリガが入力されたとき、積分器１の出力を電圧制限回路４で、負荷Ｌにかかる電圧が変化し始める値まで電圧制限することにより、外部トリガが入力されてから、負荷Ｌにかかる電圧の振幅が小さくなり始めるまでの時間差を削減する。 （もっと読む）

【課題】 本発明は半導体リレー装置において、特性インピーダンスを改善することにより、その高周波特性を向上させることを目的とする。
【解決手段】 発光素子１１と、発光素子からの光を受光する受光素子１２と、受光によって生成された信号を受けて外部回路を動作させるスイッチ回路であるＭＯＳ素子１３と、ＭＯＳ素子１３と外部回路とを接続する信号配線１７ａ及び１８ａを有する半導体リレー装置１０において、信号配線１７ａ及び１８ａの特性インピーダンスを制御するグランド板を２０信号配線１７ａ及び１８ａに近接して、前記信号配線１７ａ及び１８ａと直接接続することなく配置する。 （もっと読む）

【課題】チャージポンプ回路の効率を向上させるとともに、チャージポンプ回路の全体のパターン面積を小さくする。
【解決手段】第１及び第２の電荷転送用ＭＯＳトランジスタＭ１（Ｎ），Ｍ２（Ｎ）の両方をＮチャネル型で構成する。第２の電荷転送用ＭＯＳトランジスタＭ２（Ｎ）をスイッチング動作させるために、さらにもう一段のポンピングパケットを追加したものである。そして、第２の電荷転送用ＭＯＳトランジスタＭ２（Ｎ）がオンするときのＶＧＳ（ゲートソース間電圧）を２ＶＤＤにして、低いオン抵抗を得るために、ポンピングパケットを駆動する第２のクロックドライバーＣＤ２の電源としてチャージポンプ回路の出力電圧Ｂ（２ＶＤＤ）を用いた。 （もっと読む）

【課題】 高感度および広ダイナミックレンジで動作可能で、かつバースト伝送に対応した受信回路を提供する。
【解決手段】 入力する電流信号をプリアンプ回路２００において電圧信号に変換する際にその変換利得を切り替えて出力データ信号レベルを調整し、該出力データ信号をポストアンプ回路においてオフセット補償回路３０２でオフセット補償する。プリアンプ回路２００では、データ信号のレベル変化を検出してリセット信号を生成し、該生成したリセット信号を出力データ信号と逆極性でそのデータ信号に加算する。ポストアンプ回路３００では、データ信号に加算されたリセット信号を検出し、該検出したリセット信号によりオフセット補償回路３０２をリセットする。 （もっと読む）

【課題】 半導体装置の電源電圧の変換効率を向上させる。
【解決手段】 ハイサイドスイッチ用のパワーＭＯＳ・ＦＥＴとローサイドスイッチ用のパワーＭＯＳ・ＦＥＴとが直列に接続された回路を有する非絶縁型ＤＣ−ＤＣコンバータにおいて、ローサイドスイッチ用のパワーＭＯＳ・ＦＥＴと、そのローサイドスイッチ用のパワーＭＯＳ・ＦＥＴに並列に接続されるショットキーバリアダイオードＤ１とを同一の半導体チップ５ｂ内に形成した。ショットキーバリアダイオードＤ１の形成領域ＳＤＲを半導体チップ５ｂの短方向の中央に配置し、その両側にローサイドのパワーＭＯＳ・ＦＥＴの形成領域を配置した。また、半導体チップ５ｂの主面の両長辺近傍のゲートフィンガ６ａから中央のショットキーバリアダイオードＤ１の形成領域ＳＤＲに向かって、その形成領域ＳＤＲを挟み込むように複数本のゲートフィンガ６ｂを延在配置した。 （もっと読む）

【課題】 高周波スイッチＳＷの前段に接続される素子の出力インピーダンスとの最適化を簡便に行え、高周波スイッチＳＷから発生する高調波を抑制できる高周波スイッチ回路を提供する。
【解決手段】 高周波スイッチＳＷの送信波入力側端子Ｐｂは、直接第１端子Ｐ１に接続されると共に移相器ＰＳ２、ＰＳ３、ＰＳ４を介してそれぞれ第２端子Ｐ２、第３端子Ｐ３、第４端子Ｐ４に分岐され、
各端子Ｐ１〜Ｐ４での移相量が３６０度を等間隔に分割するように各移相器ＰＳ２〜ＰＳ４のインダクタンス及びキャパシタンスが好適に選定されている。
これにより高周波スイッチＳＷの送信波入力側に接続されるローパスフィルタＬＰＦ等のとの接続点の条件（インピーダンス）に良好な入力側端子を選択可能にしている。 （もっと読む）

【課題】電力損失が大きかった。
【解決手段】 高周波信号が誘導されるコイル２４と、このコイル２４の一方に接続された抵抗２５と、この抵抗２５に接続されたトランジスタ２６と、このトランジスタ２６のゲート端子とソース端子との間に接続されたダイオード２７と、このダイオード２７に接続されたトランジスタ２８と、このトランジスタ２８のドレイン端子に接続された入力端子２９と、コイル２４の他方とトランジスタ２６のドレイン端子とトランジスタ２８のソース端子とに接続された出力端子３０とを備え、トランジスタ２８のゲートとソース間の浮遊容量３２は、トランジスタ２６のゲートとソース間の浮遊容量３３より大きなトランジスタを用いたものである。 （もっと読む）

【課題】
ユーザの使い勝手を格段と向上し得る情報処理装置及びその設定方法を提案する。
【解決手段】
外部入力による各種の操作内容に応じた処理を実行する情報処理装置及びその設定方法において、それぞれ所定の操作内容が割り当てられた複数の操作子のうち指定された各操作子を操作禁止対象として設定して記憶しておき、続いて各操作子からの入力を無効にするための設定スイッチがオン状態で、かつ複数の操作子のうち任意の操作子からの入力があったとき、記憶された設定内容に基づいて、当該操作子が操作禁止対象であるか否かを判断した後、当該判断結果に基づいて、操作された操作子が操作禁止対象である場合には当該操作子からの入力を無効にする一方、操作された操作子が操作禁止対象でない場合には当該操作子からの入力を有効にするようにした。 （もっと読む）

【課題】 高速処理を妨げることなく増幅度を高く設定することが可能なアイソレータを提供する。
【解決手段】 アイソレータ１は、フォトダイオードＰＤ１（第１のフォトダイオード）、増幅器１０，２０、およびキャリア排出回路３０を備えている。フォトダイオードＰＤ１は、図示しないＬＥＤ（信号源）から入力された光信号を電気信号に変換し、その電気信号を増幅器１０に出力する入力素子である。増幅器１０は、２つのバイポーラトランジスタＱ１，Ｑ２を含んで構成され、フォトダイオードＰＤ１から出力された電気信号を増幅する。増幅器２０の構成も増幅器１０と同様である。キャリア排出回路３０は、増幅器１０に含まれるバイポーラトランジスタＱ１のベースと増幅器２０に含まれるバイポーラトランジスタＱ４のベースとに接続されており、フォトダイオードＰＤ１のオン時にこれらのベースに蓄積されるキャリアを、フォトダイオードＰＤ１のオフ時に排出する。 （もっと読む）

【課題】 グリッチを誘発しないクロックスイッチング回路を提供する。
【解決手段】 速いクロックから遅いクロックへのクロックスイッチングを指示する選択信号をクロックスイッチング信号として直ぐ使用せず、速いクロックから遅いクロックへの転換が２回にわたる同期化作業を通じて得られる選択遅延信号に基づいて出力クロックを発生させ、遅いクロックから速いクロックへのクロックスイッチング時、遅いクロックから速いクロックへの転換が３回にわたる同期化作業を通じて得られる選択遅延信号に基づいて出力クロックを出力するクロックスイッチング回路である。これにより、出力クロックにグリッチが発生しない。 （もっと読む）

【課題】 表示パネルの駆動回路の更なる小型化を阻むことなくその信頼性を更に向上させ、特にゲートラインの電位を更に長期間、安定に調節することで、表示装置の高画質を更に長期間、維持できるシフトレジスタ、を提供する。
【解決手段】 第一のプルアップ駆動制御部(51)が前のステージからゲート信号(GOUT_M-1)を受信し、それと同期して制御信号(CNTR_M)を出力する。プルアップ駆動部(53)は制御信号(CNTR_M)に応じて第一のクロック信号(CLK)をゲート信号(GOUT_M-1)として出力端子(OUT)を通してゲートラインに送出する。プルダウン駆動部(54)は第二のクロック信号(CKB)に応じて出力端子(OUT)に接続されたゲートラインを非活性化させる。そのとき、特にプルダウントランジスタ(Td)が第二のクロック信号(CKB)に応じてオンオフする。 （もっと読む）

【課題】短絡電流と突入電流の識別精度を高めると同時に、短絡電流の発生を検出するまでの判定時間をできるだけ短くすることにより、短絡電流発生時における回路の遮断を早め、半導体素子の電力損失及び温度上昇を最小限とすることのできる半導体スイッチの制御装置を提供する。
【解決手段】直流電源ＶＢと負荷１１との間に配置されたＭＯＳＦＥＴ（Ｔ１）を制御することにより負荷１１のオン、オフを制御すると共に、短絡電流が流れた際にＭＯＳＦＥＴ（Ｔ１）を保護する機能を具備した半導体スイッチの制御装置において、所定の閾値電圧を設定し、ＭＯＳＦＥＴ（Ｔ１）と、直流電源ＶＢとを結ぶ第１の配線に発生する逆起電力Ｅ１が閾値電圧よりも大きいか否かを判定する逆起電力検出回路１３と、逆起電力検出回路１３にて、逆起電力Ｅ１の大きさが閾値電圧よりも大きいと判定された際に、ＭＯＳＦＥＴ（Ｔ１）をオフとする制御を行う制御回路１２とを備える。 （もっと読む）

【課題】不感領域を小さくできるとともに高い応答性と高精度な電圧比較を実現する。
【解決手段】第１の入力信号処理回路１０で、第１の入力信号１２の電圧をサンプリングして保持した後、これに応じた電位の第１の評価信号１３を信号レベル判定回路３０へ出力するとともに、第２の入力信号処理回路２０により、第２の入力信号の電圧をサンプリングして保持した後、これに応じた電位の第２の評価信号２３を信号レベル判定回路３０へ出力し、これら第１の評価信号１３および第２の評価信号２３を信号レベル判定回路３０で比較する。 （もっと読む）

【課題】本発明は、完全にデジタルで実装される差動位相検出器と、該差動位相検出器のための補間器に関する。
【解決手段】本発明によると、４つの光検出器のデジタル化された信号（Ａ、Ｂ、Ｃ、Ｄ）からトラッキング誤差信号を生成する差動位相検出器は、デジタル化された信号（Ａ、Ｂ、Ｃ、Ｄ）を時間多重するマルチプレクサと、時間多重されたデジタル化信号（Ａ、Ｂ、Ｃ、Ｄ）からサンプルを同期化するためのデマルチプレクサ／補間器を含む。デマルチプレクサ／補間器は、好ましくは、４個の信号の時間多重信号を受信し、時間多重信号の半分の速度である４チャネルの信号を生成する。 （もっと読む）

共振ゲートドライバ回路は、例えば、ＭＯＳＦＥＴの効率的なスイッチングを提供する。しかし、共振ゲートドライバ回路は、高いスイッチング周波数が必要とされる用途を可能にさせないことがしばしばある。本発明によれば、共振ゲートドライバ回路のインダクタのプリチャージングが実行される。これは、ＭＯＳＦＥＴの極めてエネルギー効率が良い高速な動作を可能にさせる。
（もっと読む）