【課題】電源電圧を正確に検知してパワーオンリセット信号を出力する。
【解決手段】電源電圧を受けて基準電圧を発生する基準電圧発生回路10と、基準電圧の値が規定値に達したことを検知する基準電圧レベル保障回路20と、基準電圧レベル保障回路20の検知信号に基づいて動作が制御され、電源電圧に応じた値を持つ電圧を基準電圧と比較する電圧比較回路を有し、この電圧比較回路の比較結果に基づいてパワーオンリセット信号を出力する電源電圧検知回路30とを具備する。 （もっと読む）

【課題】高精度なサンプルホールド回路を提供する。
【解決手段】サンプル期間において、スイッチＳ１およびスイッチ回路Ｓ４はＯＮ状態、スイッチＳ３はＯＦＦ状態にされる。切替期間において、まず、スイッチ回路Ｓ４がＯＦＦ状態に切り替えられ、次にスイッチＳ１がＯＦＦ状態に切り替えられ、続いて、スイッチＳ３がＯＮ状態に切り替えられる。各トランジスタＱ１，Ｑ２は同一トランジスタサイズであり、各ゲート・ドレイン容量Ｃｎ，Ｃｐは等しい。そこで、バイアス電圧TPHを適宜設定することにより、各スイッチＳ４ａ，Ｓ４ｂがＯＦＦ側に切り替わる際にクロック・フィールド・スルーによって各ゲート・ドレイン容量Ｃｎ，Ｃｐに蓄積される各電荷Ｑｎ，Ｑｐを互いに打ち消し合わせ、コンデンサＣ１に蓄積させないようにする。ホールド期間において、スイッチＳ１およびスイッチ回路Ｓ４はＯＦＦ状態、スイッチＳ３はＯＮ状態にされる。 （もっと読む）

【課題】チャージポンプ回路に入力されるUP/DN信号の入力波形等まで含めて、Isrc-Isnk誤差を補正する手段を有し、さらに高精度を実現できるPLL回路及びそのプログラムを提供する。
【解決手段】位相周波数検出回路（1.1 PFD）の出力信号UPB/UPを、常時ロック状態信号としてレプリカチャージポンプ回路（1.4 CPR）に入力し、積分した参照電圧信号（1.4-1 VpmpR）と、電圧制御発振回路（1.7 VCO）を所望の電圧にてコントロールするため、位相周波数検出回路の出力信号UPB/DNをチャージポンプ回路（1.3 CP）に入力し、積分したPLL回路制御電圧信号（1.3-1 Vpmp）とを、補正電圧発生回路（1.5 CMP）にて比較し、比較結果の補正電圧信号（1.5-1 Vcmp）にてチャージポンプ回路及びレプリカチャージポンプ回路のバイアス電流を制御するチャージポンプバイアス回路（1.2 CPBias）を制御する。 （もっと読む）

【課題】一つの外部入力端子に接続される複数の入力回路を備える半導体装置を安定的に動作させる。
【解決手段】外部入力端子ＰＡＤに抵抗素子Ｒ１、Ｒ２、Ｒ３、Ｒ４をそれぞれ介して接続される入力回路１０、１１、１２、１３は、それぞれ供給されるクロック信号ＣＫ１０、ＣＫ１１、ＣＫ１２、ＣＫ１３のレベル遷移に応じて活性化して入力信号を取り込む。外部入力端子ＰＡＤに印加される信号を入力するために、それぞれの入力回路には、それぞれ位相の異なるクロック信号が供給される。外部入力端子に供給されるシリアルデータを位相の異なるクロック信号で順次入力回路に振り分けて入力することで一つの入力回路のサイクルタイムを長くすることができる。この時、抵抗素子Ｒ１、Ｒ２、Ｒ３、Ｒ４で各入力回路が分離されているため、各入力回路の初段で発生するキックバック信号の、他の入力回路への影響を極めて小さくすることができる。 （もっと読む）

【課題】 ３^３＾２＝１９６８３種類存在する全ての二変数三値論理関数回路を実現するために必要となる基本回路の種類を著しく削減するとともに、スイッチング時間の非対称性も著しく小さくすることができる三値論理関数回路を提供する。
【解決手段】 二変数三値論理演算を行う三値論理関数回路は、第１の入力ａを構成する３つの論理値−１，０，１に応じて、一変数三値論理関数回路Ｃ１，Ｄ１，Ｃ２，Ｄ２，Ｃ３，Ｄ３によって３つのトランスファーゲートＴ１，Ｔ２，Ｔ３を導通又は遮断し、第２の入力ｂに接続される３つの一変数三値論理関数回路Ｂ１，Ｂ２，Ｂ３の出力を選択する。 （もっと読む）

【課題】外部クロックに同期して内部クロックを発生させ、この内部クロックを用いてオフチップドライバ回路におけるデータ出力動作を制御する際に、オフチップドライバ回路の出力データが“Ｈ”レベルと“Ｌ”レベルのどちらでもあっても、オフチップドライバ回路における信号遅延時間を補償する。
【解決手段】出力制御信号に基づいてデータを出力し、“Ｈ”レベルデータ出力時と“Ｌ”レベルデータ出力時における出力制御信号からデータ出力までの信号遅延時間が異なるオフチップドライバ回路９２と、上記オフチップドライバ回路で“Ｈ”レベルデータの出力時に使用される第１の出力制御信号を発生する第１の出力制御信号発生回路９４ａと、上記オフチップドライバ回路で“Ｌ”レベルデータの出力時に使用される第２の出力制御信号を発生する第２の出力制御信号発生回路９４ｂとを具備している。 （もっと読む）

【課題】 電源電圧、温度、プロセス変動等によっても立上り遅延のバラツキが小さくなり、且つ、立上り遅延と立下り遅延の差も小さくなるようにすること。
【解決手段】 電源電圧ＶＤＤより高い入力電圧Ｖｉｎを電源電圧ＶＤＤより低い電圧に低下させる耐圧回路２と、耐圧回路２の出力電圧から高周波ノイズ成分を除去するＲＣフィルタ回路４と、ＲＣフィルタ回路４の出力電圧に応じて反転／復帰するシュミットインバータ回路５と、耐圧回路２の出力電圧Ｖ１がハイレベルで且つＲＣフィルタ回路４の出力電圧が所定の電圧以上のときＲＣフィルタ回路４のＲＣ時定数を小さな値に切り替える時定数切替回路８を設けた。 （もっと読む）

【課題】過電流保護回路において、負荷のインダクタンス及び寄生容量による発振を抑制する。
【解決手段】ＭＯＳＦＥＴ５０のドレイン端子に負荷５４が接続され、ゲート端子に駆動信号が供給される。ＭＯＳＦＥＴ５０のソース端子とゲート端子間にトランジスタ６２を含むフォードバック回路を接続してドレイン電流を制限する。ＭＯＳＦＥＴ５０のドレイン端子とゲート端子間に、互いに直列接続された抵抗Ｒ７２及びキャパシタＣ７４を接続し、出力電圧の発振を抑制する。 （もっと読む）

【課題】配線面積の増大や信号波形の鈍り、信号伝達の遅延を抑制すること。
【解決手段】入力信号の導通を制御するパストランジスタ回路２１ａ〜２１ｄと、各パストランジスタ回路２１ａ〜２１ｄから出力された出力信号を配線２４ａ，２４ｂを介して受け付けてＮＡＮＤ演算をおこなうＮＡＮＤ回路２２と、同一の配線２４ａ，２４ｂに接続されたすべてのパストランジスタ回路２１ａ〜２１ｄにより入力信号の導通が遮断された場合に、当該配線２４ａ，２４ｂの信号レベルを設定するｐチャネルトランジスタ回路２３ａ，２３ｂと、導通させる入力信号を１つだけ選択するようパストランジスタ回路２１ａ〜２１ｄを制御する制御信号、および、配線２４ａ，２４ｂの信号レベルを設定するようｐチャネルトランジスタ回路２３ａ，２３ｂを制御する制御信号を同一の入力信号に対して論理演算をおこなうことにより生成する制御信号生成回路とを備える。 （もっと読む）

【課題】 位置決め制御などで２つのモータを独立に駆動するような場合であっても、電源から供給される電流を平滑化するとともに、電源から大きな電流が供給される頻度を大幅に低減する。
【解決手段】 位相差が１／２波長の鋸波搬送波Ｃ、Ｄにもとづいて第１ＰＷＭ制御信号生成部３６、第２ＰＷＭ制御信号生成部３７が第１、第２ＰＷＭ制御信号を生成し、該第１、第２ＰＷＭ制御信号によって２つのＤＣモータを作動させることにより、どちらか一方のＤｕｔｙ比が５０％を超えない限り、電源から２つのＤＣモータへの電流流入のタイミングが重なることがないので、双方のＤｕｔｙ比が刻々と変化するような場合であっても、電源から供給される電流を平滑化するとともに、電源から大きな電流が供給される頻度を大幅に低減することができる。 （もっと読む）

【課題】 簡素化された回路構成を有し、信号伝送損失の増大が回避でき、半導体高周波スイッチ１の切替接続に３本の制御線１３を用いて切替制御系を簡単な構成にした高周波スイッチ回路を提供する。
【解決手段】 信号伝送を第１送受信方式で行う第１通信システム、第１送受信方式より高レベルの信号伝送を第２送受信方式で行う第２通信システムを切替える高周波スイッチ回路で、切替制御手段によって可動接点４が第１乃至第３分岐端子３（１）乃至３（３）に切替接続される半導体高周波スイッチ１を用い、可動端子２に共用アンテナ５を、第１分岐端子３（１）に第１通信システムにおける送受信回路を、第２分岐端子３（２）に第２通信システムにおける送信回路を、第３分岐端子３（３）に第２通信システムにおけるの受信回路をそれぞれ接続し、選択的に可動接点４を第１乃至第３分岐端子３（１）乃至３（３）のいずれかに切替接続する。
（もっと読む）

【課題】 単独パワー半導体スイッチ又はハーフブリッジ回路内のパワー半導体スイッチを駆動するための集積回路装置を紹介する。
【解決手段】 スイッチ（４０）用の少なくとも１つの第１レベルシフタ（７３０）を少なくとも含んでいる複数の機能グループを有する第１駆動チップ（７２）と、第２レベルシフタ（７４０）とスイッチ（４０）のドライバ（７４６）とを少なくとも含んでいる複数の機能グループを有する少なくとも１つの第２駆動チップ（７４）とから回路装置が構成されていて、少なくとも１つの第２駆動チップが第１駆動チップに後続接続されていて、第２駆動チップの基準電位が、第１駆動チップのレベルシフタの出力電位上に位置し、それらの駆動チップが互いに適切な絶縁状態をもって共通のハウジング（７０）内に配設されていること。 （もっと読む）

【課題】比較的小規模なプログラムにより多種類の点滅パターンを実現することができる電流出力型駆動回路および電子機器を提供する。
【解決手段】制御レジスタ１４に格納され、論理回路１３により論理演算が行われた基準電流設定データに基づいて基準電流発生回路１２の可変電流源ＶＩＳ−ｉにより可変の基準電流ＩＲＥＦを出力し、電流出力型ＤＡＣ２−ｉの基準抵抗回路Ｒｒｅｆに発生した基準電圧Ｖｒｅｆに基づいて誤差増幅回路３−ｉにより電流出力型ＤＡＣ２−ｉの出力電流を制御してＬＥＤ１−ｉを駆動する。 （もっと読む）

【課題】トランジスタに生じる寄生ダイオードを常にオフに保ち、寄生ダイオードを介して流れる電流による信号損失を抑える高周波スイッチ回路及び半導体装置を提供する。
【解決手段】一端が送信端子２に接続され、他端が高周波信号が入出力される入出力端子１に接続されたＭＯＳＦＥＴ４と、一端が受信端子３に接続され、他端が入出力端子１とＭＯＳＦＥＴ４の他端との接続点に接続され且つＭＯＳＦＥＴと相補的に動作するＭＯＳＦＥＴ５と、一端が入出力端子１とＭＯＳＦＥＴ４との接続点に接続され、他端側に流れる高周波信号を制限するための抵抗Ｒ６と、抵抗Ｒ６の他端に接続され、所定の電圧を印加するためのバイアス印加用端子１４とを備えた。 （もっと読む）

【課題】 減衰量の変化範囲においても歪みの発生が少ない可変減衰回路を提供する。
【解決手段】 入力端子１１と出力端子１２との間に縦続接続して介挿された二つのスイッチ素子１３、１４と、スイッチ素子１３、１４の出力端子１２側の一端をグランドにシャントする充電コンデンサ１５、１６とを備え、スイッチ素子１３、１４にそれぞれ放電抵抗１７、１８を並列接続し、スイッチ素子１３、１４を減衰量に対応した繰り返し周波数でオン／オフすることで信号を断続し、オン時に信号の電圧を充電コンデンサ１５、１６に充電し、オフ時に放電抵抗１７、１８で放電した。 （もっと読む）

複数の信号から選択した信号を精度良く出力することのできるセレクタ回路。ラッチ回路部（１３）は、選択回路部（１２）での選択動作を制御する内部選択制御信号（ｓｎ，ｓｐ）を生成する。選択回路部（１２）は、第１及び第２のデータ入力信号（ＩＮ１，ＩＮ２）のレベルが互いに一致しないとき、内部選択制御信号（ｓｎ，ｓｐ）に従って各信号（ＩＮ１，ＩＮ２）のレベルが互いに一致するまで選択されている状態を保持して、選択信号（Ｓ）に基づく切替え動作を行わない。
（もっと読む）

【課題】 ゼロ閾値電圧トランジスタに決定的に依存しないで、前縁部分及び後縁部分を有するパワー・オン・リセット信号を発生する回路及び方法を提供する。
【解決手段】 回路は、パワー・オン・リセット信号の前縁部分を発生する起動回路と、パワー・オン・リセット信号の後縁部分を発生する第２の回路とを含む。パワー・オン・リセット回路は、パワー・オン・リセット信号の後縁部分を発生する回路を制御するためにゼロ閾値電圧を有する在来のデバイスに信頼を置かないプロセスによって履行される。 （もっと読む）

【課題】 低電源圧下でも高速動作し、待機時においてはサブスレッショルドリークを抑制し出力データを保持できる半導体回路装置の提供。
【解決手段】 信号入力端子ＩＮに共通に入力端が接続され、互いに等しい論理構成の第１及び第２の伝送系１、２を備え、第１の伝送系への入力値がロウレベルのときにオフとなるトランジスタが高しきい値とされ、オンとなるトランジスタが低しきい値とされ、第２の伝送系への入力値がハイレベルのときに、オフとなるトランジスタが高しきい値とされ、オンとなる側のトランジスタが低しきい値とされ、第１及び第２の伝送系は、制御信号に基づき、動作状態と待機状態とに制御され、第１及び第２の伝送系の出力ＩＮＬ、ＩＮＨを受け、動作時は、低しきい値のトランジスタがオン状態となる側の伝送系から、待機時は、出力が不定状態の一方の伝送系からの出力を遮断し、伝送系から出力する出力選択部３を備えている。 （もっと読む）

複数のタイプが異なるスイッチングパワーコンバータの動作を同時に調整するコントロールシステムおよび方法。本システムは、パワーコンバータでサンプリングされたデータ及び非線形フィードバック制御ループの調整に用いる。
（もっと読む）

【課題】 正確なタイミング調節に依存することなく、ディジット線をＶｃｃ／２と異なるレベルに効果的にプレチャージすることのできる回路及び方法を提供すること。
【解決手段】 メモリディジット線の対をプレチャージする回路および方法が提供される。ディジット線の最終的なプレチャージ電圧は、プレチャージ前のディジット線電圧の平均とは異なる。その最終的なプレチャージ電圧は、プレチャージ回路のキャパシタのサイズを適切に選択することによって設定され得る。 （もっと読む）