【課題】アンテナスイッチのコスト削減を図る観点から、特に、アンテナスイッチをシリコン基板上に形成された電界効果トランジスタから構成する場合であっても、アンテナスイッチで発生する高調波歪みをできるだけ低減できる技術を提供する。
【解決手段】直列に複数個接続されたそれぞれのＭＩＳＦＥＴＱ_Ｎ１〜Ｑ_Ｎ５のソース領域とドレイン領域の間に、ソース領域の電位を基準としてドレイン領域に正電圧を印加する場合と、ソース領域の電位を基準としてドレイン領域に負電圧を印加する場合のいずれの状態においても、ソース領域の電位とドレイン電極の電位が同電位の状態よりも容量が減少する電圧依存性を持つ歪補償用容量回路ＣＡＰＣ２が接続されている。 （もっと読む）

【課題】複数の負荷の駆動状態に応じて、スイッチング損失の低減とノイズの抑制とを図ることができる負荷駆動装置を提供する。
【解決手段】複数の負荷２Ａ〜２Ｄについて個別に設けられ、半導体スイッチング素子５，６により前記負荷をスイッチング駆動する複数の負荷駆動手段３Ａ〜３Ｄで、台形波傾き制御プリドライバ７が、ＮチャネルＭＯＳＦＥＴ５，６のゲートに対してそれぞれ台形波状のパルス信号を出力する場合に、台形波の立上り及び立下りの傾きを変更可能に構成し、４チャネル駆動の場合は傾きを大きく、１チャネル駆動の場合は台形波の傾きを小さくする。 （もっと読む）

【課題】コストの増大を抑え、ひずみ特性の良好な高周波スイッチ回路およびその設計方法を提供する。
【解決手段】共通端子と個別端子との間に高周波スイッチ部を備え、高周波スイッチ部は、スタック段数ｎ段の直列スイッチ素子群と、スタック段数ｎ＋１段以上の直列スイッチ素子群で構成されている。スタック段数の異なる直列スイッチ素子群は、レイアウト面積と高調波特性に関連するコスト係数のトレードオフ関係を微調整し、最適なひずみ特性を実現しつつ、チップ面積の増加を抑制する。 （もっと読む）

【課題】通過損失が少なく出力特性が良いＳＯＩ基板上の高周波スイッチ回路を提供する。
【解決手段】本発明の実施形態の高周波スイッチ回路は、シリコン基板２０上に形成された酸化膜２１上に、第１の端子１と、入出力端子２と、第１の電極４ｂが前記第１の端子１に電気的に接続され、第２の電極４ｃが前記入出力端子２に接続されたＦＥＴ４とを備える。第１の層間絶縁膜２２が前記ＦＥＴを周囲から離間分離し前記酸化膜２１に達する溝に埋め込まれて配置され、前記酸化膜２１と接続され、前記ＦＥＴ４を周囲から絶縁する。導電体層１０が、前記溝内の前記第１の層間絶縁膜２２上に形成され、接地端子ＧＮＤに接続される。第２の層間絶縁膜２３が、前記導電体層１０上及び前記ＦＥＴ４上に形成される。直流電圧を供給する配線層７が、前記溝内の第１の層間絶縁膜２２上且つ前記導電体層１０上に前記第２の層間絶縁膜２３を介して形成されている。 （もっと読む）

【課題】オン抵抗が低い導通状態で、グランド電圧に対して正電圧側と負電圧側に振幅する大信号入力を可能とするＣＭＯＳアナログスイッチ回路を提供する。
【解決手段】ＰＭＯＳトランジスタ１０１、ＮＭＯＳトランジスタ１０２のソース同士を入力端子１０６に接続し、ドレイン同士を出力端子１０７に接続して構成される相補構成のＣＭＯＳアナログスイッチ回路１０３において、ＰＭＯＳトランジスタ１０１のバックゲートに正電源電圧を供給し、ＮＭＯＳトランジスタ１０２のバックゲートに負電源電圧を供給し、正電源電圧または負電源電圧のうち、いずれか一方を負電圧制御信号Ｓ1としてＰＭＯＳトランジスタのゲートに供給し、他方を負電圧制御信号Ｓ2としてＮＭＯＳトランジスタのゲートに供給する。 （もっと読む）

【課題】低周波帯域において線形性劣化のない半導体スイッチ回路を提供する。
【解決手段】入出力端子間に直列にソースおよびドレインを接続した１又は２以上の電界効果トランジスタと、電界効果トランジスタのゲートに接続した抵抗を備えた半導体スイッチ回路において、電界効果トランジスタのゲート−ドレイン間およびゲート−ソース間に、キャパシタをそれぞれ接続可能とした。
【効果】ＦＥＴのゲート−ドレイン間およびゲート−ソース間すべてにキャパシタを接続したことにより、従来より低い周波数帯域においてゲート電極に接続する抵抗よりＦＥＴのインピーダンスが十分低くなるため、線形性を向上させることが可能となる。 （もっと読む）

【課題】モータの実回転方向が回転方向指令と逆になった場合に、フリーホイールダイオードにおいて発生する損失を軽減できるモータ制御装置を提供する。
【解決手段】制御回路６０は、外部より指令として与えられるモータ４の目標回転方向Ｄｔと、回転角センサＳＵ，ＳＶ，ＳＷが出力するセンサ信号に基づき信号生成ブロック７２により検出されるモータ４の実回転方向Ｄｒとが相違する方向不一致状態を検出すると、１２０度通電方式から１８０度通電方式に切り替えてインバータ部７６を構成する上段スイッチング素子ＦＵ，ＦＶ，ＦＷのオン期間を進み位相側に拡げるように制御し、還流電流を上段スイッチング素子ＦＵ，ＦＶ，ＦＷを介して流す。 （もっと読む）

【課題】ミリメートル波周波数において有効な切替え可能減衰器を提供する。
【解決手段】入力減衰器２２は、直列結合されているＲＦ＿ＩＮ＋端子、第１のノード、伝送線路ＴＬ３、直流遮断キャパシタＣｂｌ３、第２のノード、第３のノード、及び出力端子を有する第１の入力回路２１５を有する。第１のノードは、直列結合されているキャパシタＣｍ３及び第１のシリコンゲルマニウムヘテロ接合バイポーラトランジスタＱ９を介して選択的に接地へ結合される。第２のノードは、キャパシタＣｍ１を介して接地へ結合されている。第３のノードは、直列結合されている直流遮断キャパシタＣｂｌ１、抵抗Ｒａｔｔ１及び第２のシリコンゲルマニウムヘテロ接合バイポーラトランジスタＱ７を介して選択的に接地へ結合される。入力減衰器２２は、更に、第１の入力回路２１５と並列に、第１の入力回路２１５と同じ構造を有する第２の入力回路２１６を有する。 （もっと読む）

【課題】消費電力を抑えつつ、出力電圧のばらつきをなくすことの可能なインバータ回路、およびこのインバータ回路を備えた表示装置を提供する。
【解決手段】３Ｔｒ２Ｃで構成されるインバータ回路において、トランジスタＴｒ２のゲートと低電圧線Ｌ１との間、さらにトランジスタＴｒ２のソースと低電圧線Ｌ１との間に、入力電圧Ｖｉｎと低電圧線Ｌ１の電圧との電位差に応じてオンオフ動作するトランジスタＴｒ１，Ｔｒ２が設けられている。トランジスタＴｒ２のゲートには、容量素子Ｃ１，Ｃ２が直列接続されており、トランジスタＴｒ２のソースには、容量素子Ｃ１，Ｃ２が並列接続されている。 （もっと読む）

【課題】２次高調波歪みの発生を抑制することができる高周波スイッチ回路を提供することである。
【解決手段】本発明にかかる高周波スイッチ回路は、共通端子と第１の端子との間に配置された第１のスイッチ（Ｔ１１〜Ｔ１４）と、共通端子と第２の端子との間に配置された第２のスイッチ（Ｔ２１〜Ｔ２４）と、を少なくとも備える。第１のスイッチが備える電界効果トランジスタには、第１のスイッチがオフ状態の時に生成される寄生容量を相殺する補償容量（Ｃｄｂ１１〜Ｃｄｂ１４）がドレインとボディとの間、またはソースとボディとの間に形成されている。また、第２のスイッチが備える電界効果トランジスタには、第２のスイッチがオフ状態の時に生成される寄生容量を相殺する補償容量（Ｃｄｂ２１〜Ｃｄｂ２４）が、ドレインとボディとの間、またはソースとボディとの間に形成されている。 （もっと読む）

【課題】高電圧処理能力および改善された実行能力を有する効率的なスイッチング回路を提供する。
【解決手段】第１および第２のＩＩＩ−Ｖ族トランジスタを有し、第２のＩＩＩ−Ｖ族トランジスタは、第１のＩＩＩ−Ｖ族トランジスタよりも大きな降伏電圧を有する。さらに、第１のＩＩＩ−Ｖ族トランジスタと並列に配置されるシリコンダイオードを有し、この並列配置は、第２のＩＩＩ−Ｖ族トランジスタと直列に接続、効率的な３端子デバイスであり、第１端子は第２のＩＩＩ−Ｖ族トランジスタのゲート、第１のＩＩＩ−Ｖ族トランジスタのソースおよびシリコンダイオードのアノードに結合する。第２端子は第１のＩＩＩ−Ｖ族トランジスタのゲートと結合し、第３端子は第２ＩＩＩ−Ｖ族トランジスタのドレインと結合する。 （もっと読む）

【課題】相互変調特性と、電流消費との間のバランスが良好な高周波スイッチを有する携帯電話を提供する。
【解決手段】高周波スイッチング回路１００は、高周波スイッチングトランジスタ１１０を備える。高周波スイッチング回路では、高周波スイッチングトランジスタのチャネル経路を介して、高周波信号経路がのびている。高周波スイッチング回路は、制御回路１２０を備える。制御回路は、制御回路が受信した制御信号１４０に応じて、少なくとも２つの異なるバイアス電位を、高周波スイッチングトランジスタの基板１３０に印加する。 （もっと読む）

【課題】アンテナスイッチの高調波歪特性を改善する。
【解決手段】アンテナスイッチのアンテナ端子２にアンテナが接続され、第１信号端子３とアンテナ端子２の間に第１転送スイッチ１００が接続され、第２信号端子４とアンテナ端子２の間に第２転送スイッチ１０１が接続され、第１信号端子３と接地電位の間に第１シャントスイッチ１０２が接続され、第２信号端子４と接地電位の間に第２シャントスイッチ１０３が接続される。負電圧生成回路１０４の入力１０は第１信号端子３に供給される送信信号に応答可能とされ、出力端子１１に生成される負電圧に応答して第２転送スイッチ１０１と第１シャントスイッチ１０２とはオフ状態に制御される。 （もっと読む）

【課題】パルス電圧の立ち上がり立ち下がりの急峻性を損なうことなく、容量性負荷への電圧印加位置の移動にともなう容量性負荷の充放電にともなうエネルギー損失を抑えた容量性負荷駆動回路を構成する。
【解決手段】容量性負荷駆動回路１０１は、正電圧Ｖｃを発生する直流電源１０、４つの出力端子Ｖ１〜Ｖ４、８つの電圧選択用スイッチ素子Ｓ_１Ｈ，Ｓ_1L，Ｓ_2Ｈ，Ｓ_2L，Ｓ_3Ｈ，Ｓ_3L，Ｓ_4Ｈ，Ｓ_4L 、及びスイッチ制御部１２が備えられている。また、４つの出力端子Ｖ１〜Ｖ４のうち、二つの出力端子間毎に、インダクタＬ１〜Ｌ４及び電荷転送用スイッチ素子Ｓ_1T〜Ｓ_4Tを含む電荷転送用直列回路がそれぞれ設けられている。そしてスイッチ制御部１２によって電圧選択用スイッチ素子のスイッチングが行われ、複数の出力端子のうち、電圧が切り替わる二つの出力端子間に設けられた電荷転送用スイッチ素子が、当該出力電圧が切り替わる遷移時にオンされる。 （もっと読む）

【課題】インバータ等に適用される半導体デバイスとし単方向デバイスを適用した場合に、負荷からの還流電流が流れるタイミングは、還流ダイオードを通して流れるためダイオードにおける損失を取り除けないという課題があった。
【解決手段】第一ゲート端子２、第二ゲート端子３、ドレイン端子４、ソース端子５を備え、第一ゲート端子２、第二ゲート端子３を各オンオフすることで４つの動作モードを有する双方向スイッチ１を使用し、還流電流が流れるタイミングに応じて、第三モードで通電するように前記第一ゲート端子２、および第二ゲート端子３を駆動させる同期制御手段を備えるので、還流ダイオードによる損失を無くすことができ、損失が少なく効率の良いインバータを提供できる双方向スイッチの駆動方法を提供する。 （もっと読む）

【課題】オフ歪みを低減した半導体スイッチを提供する。
【解決手段】負の第１の電位を生成する電圧生成回路と、外部から入力される端子切替信号に応じて前記第１の電位を変化させる電圧制御回路と、電源電圧または電源電圧よりも高い正の第２の電位と前記第１の電位とが供給され、前記端子切替信号を入力し前記端子切替信号に基づいて前記第１の電位及び前記第２の電位の少なくとも一方を出力する駆動回路と、ＳＯＩ基板に設けられ、前記駆動回路の出力により端子間の接続を切り替えるスイッチ部と、を備えたことを特徴とする半導体スイッチが提供される。 （もっと読む）

【課題】スイッチング素子の発熱をおさえ、高効率のスイッチング回路を提供する。
【解決手段】入力端子２と出力端子３の間に設けたスイッチング回路１において、入力端子側に設けられた第１のスイッチング素子４と、第１のスイッチング素子の入力側に接続された第２のスイッチング素子５と、第２のスイッチング素子の入力側に接続された第３のスイッチング素子８と、を備え、第２のスイッチング素子５にて、第１のスイッチング素子４の入力信号の電流を強制的に引き抜き、更に、第３のスイッチング素子８にて、第２のスイッチング素子ゲート端子５に入力される電流を高速に引き抜くことによって、第１のスイッチング素子５の発熱量をおさえ、スイッチング回路１の効率を高めることができる。 （もっと読む）

【課題】簡単な方式でスイッチング素子の導通損失の増加を抑えつつ、かつ駆動損失を低減できるスイッチング素子駆動装置を提供する。
【解決手段】１以上の電圧駆動型の半導体スイッチング素子Ｑを含む電力変換装置１と、前記半導体スイッチング素子のゲート制御信号を出力する制御装置５と、前記スイッチング素子の低ゲート電源電圧及び高ゲート電源電圧を駆動電源として供給するゲート電源回路６と、前記ゲート制御信号及び前記駆動電源に基づいて前記スイッチング素子を駆動するゲート駆動回路８とを備え、前記制御装置５は、前記ゲート制御信号のオンまたはオフの比率に基づいて前記ゲート駆動回路８に供給する前記低ゲート電源電圧及び高ゲート電源電圧を選択する構成を有する。 （もっと読む）

【課題】 単極多投スイッチを提供すること。
【解決手段】 単極多投スイッチは、第１の切り替えユニット、共通ポートに結合され、オフ状態寄生静電容量を備える第２の切り替えユニット、および整合ユニットを備える。整合ユニットは、第１の切り替えユニットと共通ポートとの間に結合することができ、整合ユニットは、第１の切り替えユニットがアクティブであり、第２の切り替えユニットが非アクティブである場合、第２の切り替えユニットのオフ状態寄生静電容量と併せて、インピーダンス整合に寄与するように構成される。 （もっと読む）

電圧調整器のチャージポンプ回路の各スイッチング素子は、並列に接続される比較的大型のＭＯＳトランジスタと関連付けられた、比較的小型のＭＯＳトランジスタを備える。第１の動作モードにおいて、小型のトランジスタのみがスイッチングされ、一方、第２の動作モードにおいて、大型のトランジスタがスイッチングされる。このようにして、第１の動作モードにおけるスイッチング損失を減少させることができる。
（もっと読む）