信頼性を向上させるため、スイッチング性能向上のための接続バルクと均一電圧分布のためのバイアス抵抗器とを備えるスイッチが説明される。一例示的設計において、スイッチ（７００）はスタックに結合された複数のトランジスタ（７１０ａ−ｋ）と、スタック内の少なくとも１つの中間ノードへ結合された少なくとも１つの抵抗器（７４０ａ−ｋ）とを含む。トランジスタは、（ｉ）スタック内の第１のトランジスタへ印加される第１の電圧と、（ｉｉ）第１の電圧より低く、トランジスタのバルクノードへ印加される、第２の電圧（Ｖ_ＢＵＬＫ）とを有する。抵抗器（７４０ａ−ｋ）は、トランジスタ（７１０ａ−ｋ）がオフのときにトランジスタ（７１０ａ−ｋ）の整合バイアス状態を維持する。一例示的設計では、各トランジスタのソースおよびドレイン間に１つの抵抗器が結合される。別の例示的設計では、各中間ノードと第１の電圧との間に１つの抵抗器が結合される。この抵抗器は各トランジスタのソースを第１の電圧に維持する。
（もっと読む）

【課題】ＦＥＴ内で発生するオン抵抗の上昇を抑制することで、使用するＦＥＴの耐性を下げ、以ってコストを低減する
【解決手段】ＦＥＴをオン・オフするためのゲート電圧を所定タイミングで供給するゲートドライブ回路と、第一入力ラインと前記ゲートドライブ回路との間に介在して、第一入力ラインに供給されるゲートドライブ電圧の電圧値が一定の値になった場合に第一入力ラインとゲートドライブ回路とを導通させる第一のスイッチ回路と、スタート信号が前記ＦＥＴのスイッチング動作をオフにすることを示すローレベルに変化した場合に、この信号変化に応じて第一入力ラインからゲートドライブ回路へのゲートドライブ電圧の供給を遮断する第二のスイッチ回路と、を有する。 （もっと読む）

【課題】高周波入力に対して低歪みの半導体装置及び高周波スイッチ回路を提供する。
【解決手段】本発明の半導体装置は、絶縁層１２上に第２導電型の第３の半導体領域１５に接して設けられた第２導電型の第４の半導体領域１６と、第３の半導体領域１５及び第４の半導体領域１６上に設けられた絶縁膜１７と、絶縁膜１７上に設けられたゲート電極１８と、第４の半導体領域１６と電気的に接続され直流電圧が印加されるボディ電極２３と、を備え、ゲート電極１８に閾値電圧以上の電圧が印加されたオン状態で、第４の半導体領域１６が空乏化して、ボディ電極２３と第３の半導体領域１５との間の直流の通過を遮断する。 （もっと読む）

【課題】送信時における高次高調波歪の発生を抑制することができる技術を提供する。
【解決手段】トランジスタのオフ時の電位Ｖｇｓ１を−Ｖａｎｔから−Ｖａｎｔ＋１に大きくすることにより、オフ状態からオン状態に遷移したトランジスタのオン抵抗Ｒｏｎを小さくすることができる。言い換えれば、トランジスタのオフ時の電位Ｖｇｓ１の絶対値をＶａｎｔからＶａｎｔ−１に小さくすることにより、オフ状態からオン状態に遷移したトランジスタのオン抵抗Ｒｏｎを小さくすることができる。この結果、オンしたトランジスタから発生する高次高調波歪の増加を抑制することができる。 （もっと読む）

【課題】低歪み特性、低消費電流のスイッチ回路を提供する。
【解決手段】少なくとも１つの第１の端子、複数の第２の端子及び前記第１の端子を前記第２の端子のいずれか１つと接続させるスイッチ素子を有するスイッチ部と、外部からの端子切替信号により前記スイッチ素子を駆動するドライバ部と、負荷変動に対する応答特性が第１の状態と、負荷変動に対する応答特性が前記第１の状態よりも遅い第２の状態とを有し、前記ドライバ部に電源を供給するＤＣ−ＤＣ変換部と、前記端子切替信号の変化に対応した第１の時間は前記ＤＣ−ＤＣ変換部を前記第１の状態に制御し、前記第１の時間以外の第２の時間は前記ＤＣ−ＤＣ変換部を前記第２の状態に制御することにより前記ＤＣ−ＤＣ変換部の前記第２の状態を定常状態とするように制御する電源制御部と、を備えることを特徴とするスイッチ回路が提供される。 （もっと読む）

【課題】昇圧回路がオフの際にバイパスされる電源電圧の電圧降下を抑圧可能とする。
【解決手段】動作制御スイッチ１がオフとされるに伴い昇圧回路１０１が動作停止状態となると、エンハンスメント型ＦＥＴ４はオフとなるが、デプレッション型ＦＥＴ３のゲートには、抵抗器５を介して昇圧用電源入力端子１１に印加された電源電圧が供給されるため、デプレッション型ＦＥＴ３はオン状態となり、ダイオード等と比較して電圧降下が極小さなデプレッション型ＦＥＴ３を介して昇圧用電源入力端子１１に印加された電源電圧にほぼ等しい電圧が出力端子１３に得られるものとなっている。 （もっと読む）

【課題】ブースト回路におけるビットエラーを防止する。
【解決手段】ビットストリーム信号ＢＳＩＮを受け、その振幅をブーストして出力するブースト回路１００が提供される。第１クロックブースタ１０ａは、クロック信号ＣＫを受け、その振幅をブーストする。第２クロックブースタ１０ｂは、反転されたクロック信号ＣＫ＃を受け、その振幅をブーストする。スイッチ２２は、クロックブースタ１０ａ、１０ｂの出力信号ＣＫ’、ＣＫ＃’を受け、ハイレベルである一方を選択する。第１キャパシタＣ１は、スイッチ２２の出力端子にカップリングされる。レベルシフタ２８は、ビットストリーム信号ＢＳＩＮのハイレベルを、第１キャパシタＣ１に生ずる電圧レベルにレベルシフトする。 （もっと読む）

【課題】アンテナスイッチ回路の動作時に発振器の出力である動作クロックを要することなく負バイアスを維持でき、かつスプリアス対策可能な手段を提供する。
【解決手段】アンテナスイッチの切り替えに用いるアンテナスイッチトランジスタのゲート端子に信号を出力するスイッチング制御回路１のレベルシフト回路１５がレベルシフトラッチを有する。このレベルシフトラッチが負電位を維持することで、ゲート端子に負バイアスを供給することができる。またチャージポンプと異なり、レベルシフトラッチは動作クロックを要せず、クロックの高調波を主因とするスプリアスを抑止することが可能となる。 （もっと読む）

【課題】簡単な構成でセルフミキシング信号の発生を低減する高周波スイッチ及びこれを用いた受信回路を提供する。
【解決手段】ゲート端子が入力端子側に接続され、ドレイン端子が出力端子側に接続され、ソースが接地された電界効果トランジスタと、前記電界効果トランジスタのゲート端子側に接続されるゲートバイアス電圧調整手段とドレイン端子側に接続されるドレインバイアス電圧調整手段の少なくともいずれか一方を備え、前記ゲート端子と入力端子との間及び前記ドレイン端子と出力端子との間の少なくともいずれか一方に整合回路を備え、導通状態における反射特性と前記遮断状態における反射特性とが略等しくなるように、スイッチを構成している。 （もっと読む）

【課題】許容電力と挿入損出との特性を両立させるとともに、アンテナスイッチ回路の小型化を可能とし、且つスイッチング状態の更なる安定化を図ることができるようにする。
【解決手段】本発明によるアンテナスイッチ回路は、送信ポートとアンテナポートとの間に直列に接続された直列トランジスタ回路と、前記送信ポートと前記アンテナポートとの間に並列に接続された並列トランジスタ回路と、前記送信ポートと前記並列トランジスタ回路との間に設けられ、インピーダンス変換を行うことによって、前記送信ポートから入力された送信信号の電圧振幅を所定の変換比率で縮小するインピーダンス変換回路とを備え、前記インピーダンス変換回路は、前記並列トランジスタ回路に出力される端子間電圧が当該並列トランジスタ回路の閾値以下となるように前記所定の変換比率が設定されていることを特徴とする。 （もっと読む）

【課題】信号の電力漏洩を抑制することができる切替回路を提供することを課題とする。
【解決手段】第１の端子（Ｐ１）と、第２の端子（Ｔｘ）と、第３の端子（Ｒｘ）と、前記第１の端子及び前記第２の端子間に直列に接続される第１のトランジスタ（３０１）と、前記第１の端子及び前記第３の端子間において前記第１の端子側から順に接続される第１のインピーダンス変換素子（３１２）、第２のトランジスタ（３０２）、第３のトランジスタ（３０３）及び第２のインピーダンス変換素子（３１３）とを有し、前記第２のトランジスタは、前記第３のトランジスタ及び前記第１のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、前記第３のトランジスタは、前記第１のインピーダンス変換素子及び第２のインピーダンス変換素子間に直列に接続される切替回路が提供される。 （もっと読む）

【課題】素子特性の変動による遮断特性の悪化を防止することのできる高周波スイッチ回路を提供する。
【解決手段】入出力端子Ｐｏｒｔ１、Ｐｏｒｔ２を有する高周波スイッチ回路１１は、一端がＰｏｒｔ２に接続されたｎ型ＭＯＳＦＥＴ１の他端に、直列接続された可変容量キャパシタ２とインダクタ３とが、直列に接続され、インダクタ３の他端がＰｏｒｔ１に接続されている。 （もっと読む）

【課題】 線形サンプリングスイッチ
【手段】 サンプリング回路はｐチャネル及びｎチャネル電界効果トランジスタ（ＦＥＴ）で構成される。ｐチャネルＦＥＴ（４２）のソースノードはｎチャネルＦＥＴ（４０）のドレインノードに結合され、ｐチャネルＦＥＴ（４２）のドレインノードはｎチャネルＦＥＴ（４０）のソースノードに結合される。サンプリングクロックは各ＦＥＴのゲートノードに結合される。線形サンプリング回路の第１の側はアナログまたはＲＦ信号源に接続され、そして線形サンプリング回路の向う側は保持キャパシタ（４４）に接続される。ｎチャネルＦＥＴはｎチャネル幅を有する。ｐチャネルＦＥＴはｐチャネル幅を有する。結果としてスイッチのオン抵抗の線形性を増加させるために、ｐチャネル幅はｎチャネル幅よりも大きい。 （もっと読む）

【課題】シリーズＦＥＴおよびシャントＦＥＴとして４端子ＮＭＯＳＦＥＴを用いるＳＰＳＴスイッチ回路では、シリーズＦＥＴがオン状態で、シャントＦＥＴがオフ状態のときに、ＳＰＳＴスイッチ回路はオン状態になる。ＦＥＴのバックゲートには寄生ダイオードが存在し、入力交流信号電圧が所定の閾値を超えると、寄生ダイオードがオン状態になる。その結果、ＳＰＳＴスイッチ回路はスイッチ・デバイスとしての線形動作を維持できなくなり、挿入損失特性やゆがみ特性が悪化する場合がある。
【解決手段】ＦＥＴのバックゲートに、バイアス電圧を印加するためのバイアス電源を設ける。このバイアス電源として、ＤＣ−ＤＣ変換回路を用いることで、ＳＰＳＴスイッチ回路をシリコン半導体チップ化することが容易になる。 （もっと読む）

エネルギ効率を改善するよう、スイッチ回路（２）に給電する供給回路（１）は、電源（７）から第１の量の入力電力を受けて、スイッチ回路（２）の制御部（３）を有する出力回路（５）へ第１の量の出力電力を供給する第１の供給モードと、第２の量の入力電力を受けて、第２の量の出力電力を供給する第２の供給モードとを有する。第１の量の出力電力は、第２の量の出力電力よりも大きい。第２の量の入力電力は、零よりも大きく、且つ、スイッチ回路（２）を動作させるのに必要なスイッチ電力の量よりも小さい。スイッチ回路（２）は、負荷（８）を切り換えるリレーを有してよい。第１の量の入力電力は、リレーの主接触部を介して到達してよい。スイッチ（４７）は、出力信号レベルを切り替えてよい。リレーは、双安定リレーであってよい。
（もっと読む）

【課題】低損失かつ高精度の電流検出手段を有するレノイド電流制御回路を提供することにある。
【解決手段】
直流電源１に対して直列接続されたハイサイドＭＯＳＦＥＴ４とローサイドＭＯＳＦＥＴ５との接続点からソレノイド６に電流を供給する。制御回路３は、ハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴのオンオフを制御する。センスＭＯＳＦＥＴ７とセンス抵抗８との直列回路が、ローサイドＭＯＳＦＥＴ５と並列に接続される。誤差増幅器９は、センス抵抗８の両端の電圧を増幅する。制御回路２の電流算出部２Ａ，２Ｂは、誤差増幅器の出力値を用いて、ローサイドＭＯＳＦＥＴがオフとなる期間の電流を算出する。 （もっと読む）

【課題】入力信号電圧が変化する場合にも、オン抵抗の変動によって入力信号波形に生ずる歪みを低減し、入力連続信号の広い周波数帯域に渡ってオン抵抗を一定に保つことができるアナログスイッチ回路を提供することを課題とする。
【解決手段】ソースが第１のスイッチ端子に接続され、ドレインが第２のスイッチ端子に接続される第１の電界効果トランジスタ（ＭＮ）と、電荷を充電するための第１の容量（ＣＰ）と、電荷を充電するための第２の容量（ＣＡ）と、直流電圧ノードと基準電位ノードとの間に第１の容量を接続するための第１のスイッチ回路（Ｓ１ＨＰ，Ｓ１ＬＰ）と、第１の容量及び第２の容量を並列に接続するための第２のスイッチ回路（Ｓ１ＨＳ，Ｓ１ＬＳ）と、第１の電界効果トランジスタのゲートとソースとの間に第２の容量を接続するための第３のスイッチ回路（Ｓ２ＨＳ，Ｓ２ＬＳ）とを有するアナログスイッチ回路が提供される。 （もっと読む）

【課題】スイッチング回路や電力変換回路について、単アーム構造の場合でも導通制御端子電源の自給化を可能とする。
【解決手段】スイッチ素子１７と制御端子電源用コンデンサ２１を備え、制御端子電源用コンデンサの放電によりスイッチ素子のゲート端子に電圧を印加するようにされているスイッチング回路について、制御端子電源用コンデンサの負側端子は、主電源５の基準電圧端子１８に接続するとともに、ハーフブリッジ回路２２を介してゲート端子に選択的に接続できるようにし、制御端子電源用コンデンサの正側端子は、ハーフブリッジ回路２４を介して主電源の正側端子１５とスイッチ素子のソース端子に対して選択的に接続できるようにする。そして制御端子電源用コンデンサは、正側端子が主電源に接続することで充電がなされる一方で、負側端子がゲート端子に接続し、正側端子がソース端子に接続することで放電する。 （もっと読む）

【課題】改良された歪み特性，低減された消費電力，低減された回路サイズおよび向上されたサンプリングレートの少なくとも１つを可能にする電流モード回路の提供を図る。
【解決手段】電流信号Ｉ_INをサンプリングする電流モード回路４０であって、前記電流信号が印加される第１ノード（Ｉ_IN）と、それぞれ経路を通って前記第１ノードに導電的に接続され得るＸ個の第２ノードＡ〜Ｄと、前記第１ノードと前記第２ノード間の接続を、前記電流信号を構成する電荷の異なるパケットが、時間の経過により異なる前記経路を通ってステアされるように制御するステアリング手段４２と、を有し、前記Ｘは、３以上の整数であり、前記ステアリング手段は、Ｘ個の時間インターリーブされた湾曲の制御信号を生成する制御信号生成手段と、前記経路を通って分配され、前記Ｘ個の湾曲の制御信号に従って制御を実行するスイッチング手段と、を有するように構成する。 （もっと読む）

【課題】小型で低損失なスイッチ回路及び受信装置を提供することを課題とする。
【解決手段】１個以上の入力ポート（Ｐ１〜Ｐｎ）と、前記１個以上の入力ポートのそれぞれに接続される１個以上の単極単投スイッチ（６０１ａ〜６０１ｎ）と、前記１個以上の単極単投スイッチを介して前記１個以上の入力ポートに接続される１個の出力ポート（Ｐｎ＋１）と、前記出力ポート及び基準電位ノード間に接続され、第１の制御電圧では前記出力ポート及び前記基準電位ノード間を開放状態にし、第２の制御電圧では前記出力ポート及び前記基準電位ノード間を第１の抵抗値での接続状態にするトランジスタ（６０２）とを有することを特徴とするスイッチ回路が提供される。 （もっと読む）