【課題】オンオフの特性変化の確実性を向上することができるトランジスタスイッチ回路およびこれを用いたサンプルホールド回路を提供すること。
【解決手段】ゲート・ソース間電圧がゼロのときにチャネルが形成されているＭＯＳトランジスタと、このＭＯＳトランジスタのゲートに接続された、該ゲートにＭＯＳトランジスタをオフ状態に移行させる電圧を供給する電圧供給部とを具備する。 （もっと読む）

【課題】スイッチング素子のゲート幅を大きくすることなく、受信時に低損失、送信時に高耐電力な高周波特性が得られる高周波スイッチを得る。
【解決手段】入力端子１と第１の出力端子２ａとの間に接続された第１の高周波線路３ａと、一端が第１の出力端子に接続された第２の高周波線路３ｂと、入力端子１と第２の出力端子２ｂとの間に接続された第３の高周波線路３ｃと、第２の高周波線路３ｂの他端と第１のグランド端子５ａとの間に接続された第１のスイッチング素子４ａと、第２の出力端子２ｂと第２のグランド端子５ｂとの間に接続された第２のスイッチング素子４ｂとを備える。 （もっと読む）

【課題】ゲートコレクタ間容量が大きい場合でも、キャパシタンスを大きくすることなく、ターンオン損失を低減することができる電圧駆動型素子を駆動するための駆動回路を提供することにある。
【解決手段】
本発明では、駆動回路の最終段トランジスタＴｒ１の出力点とＩＧＢＴのゲート端子Ｇとの間を、ゲート抵抗Ｒｇ１を介して接続し、ゲート抵抗Ｒｇ１にコンデンサＣｅｘの一端を接続し、コンデンサＣｅｘの他端を駆動回路の電源Ｖｃｃへ接続している。ＩＧＢＴのゲートエミッタ間容量Ｃｇｅに蓄積された電荷が、ＩＧＢＴのゲートコレクタ間容量Ｃｇｃへ放電された後、コンデンサＣｅｘを介して、電源Ｖｃｃから少なくともゲートエミッタ間容量Ｃｇｅを充電する。 （もっと読む）

たとえばＤＣ／ＤＣコンバータにおける、電力用ＭＯＳＦＥＴに対するゲートドライバは、ＭＯＳＦＥＴを完全オン状態と完全オフ状態との切換えに代えて、完全オン状態と低電流状態とを切換える。それによって、ＭＯＳＦＥＴのゲートを充電および放電するために伝達されるべき電荷量は減少され、かつＭＯＳＦＥＴの効率が改善される。フィードバック電流は、ＭＯＳＦＥＴの電流の大きさがその低電流状態において正しいことを保障するために用いられてもよい。あるいは、トリミングプロセス（微調整過程）は、低電流状態において、ゲートドライバによって電力用ＭＯＳＦＥＴのゲートに供給される電圧の大きさを修正するために用いられてもよい。
（もっと読む）

【課題】既存の変換回路におけるノイズを低減しつつ、回路の導通損失を低減する。
【解決手段】 本願発明の代表的な形態は、一つ以上のスイッチング素子と、これに並列に接続されたフリーホイールダイオードとを有し、フリーホイールダイオードが、シリコンより大きいバンドギャップを有する半導体材料を母材とするショットキーバリアダイオードとシリコンＰｉＮダイオードとが並列に接続して構成され、且つこれらのショットキーバリアダイオードとシリコンＰｉＮダイオードとが別体のチップなる回路装置である。 （もっと読む）

【課題】スイッチのオン抵抗の影響を低減できるＤ／Ａ変換器及び撮像システムを提供する。
【解決手段】本発明の第１側面に係るＤ／Ａ変換器は、１つの単位回路の出力端子に次段の単位回路の入力端子が接続されるように複数の単位回路が接続され、前記複数の単位回路のそれぞれは、一端が入力端子に接続されたＲ抵抗部と、一端が前記Ｒ抵抗部の他端に接続され、他端が出力端子に接続された補正用素子と、第１端子及び第２端子を有し、前記第１端子が前記出力端子に接続された第１スイッチ部と、第３端子及び第４端子を有し、前記第３端子が前記出力端子に接続された第２スイッチ部と、前記第２端子と第１電源線との間に接続された第１の２Ｒ抵抗部と、前記第４端子と第２電源線との間に接続された第２の２Ｒ抵抗部とを含み、前記第１スイッチ部及び第２スイッチ部は、それぞれ、前記補正用素子の抵抗値の２倍のオン抵抗値を有することを特徴とする。 （もっと読む）

【課題】低損失でかつ小型な移相回路を実現する。
【解決手段】一端が高周波信号入力端子１に接続され、かつ他端が高周波信号出力端子２に接続され、オン時に抵抗性を示し、オフ時に容量性を示す第１のＦＥＴ３ａ、オン時に抵抗性を示し、オフ時に容量性を示す第２のＦＥＴ３ｂと、第１のＦＥＴに並列接続された第１のスパイラルインダクタ４と、第２のＦＥＴに並列接続された第２のスパイラルインダクタ６と、第１のＦＥＴの一端に接続された第１のＭＩＭキャパシタ７と、第１のＦＥＴの他端に接続された第２のＭＩＭキャパシタ８と、第１及び第２のＭＩＭキャパシタの他端同士と接続された第３のスパイラルインダクタ５とを備え、第２のＦＥＴは、一端を第３のスパイラルインダクタ５の他端に接続し、他端をスルーホール１１に接続した。 （もっと読む）

【課題】
ブリッジ回路の高周波化・低損失化、ならびに、フリーホイルダイオードを削減することが可能な同期整流駆動方式を用いた半導体回路を提供する。
【解決手段】
パワースイッチング素子のドレイン・ソース間電圧を検出し、この状態を一時的に保持し、基準電圧と比較回路で比較し、この結果に基づきパワースイッチング素子をオンさせる第１制御信号を生成し、この第１制御信号と入力端子から伝わる第２制御信号とのＯＲ論理によりパワースイッチング素子のデッドタイムを最小限に短縮した同期整流駆動回路を実現する。前記第１制御信号は入力端子からの第２制御信号としてオン信号がくるまでの一定期間だけオン制御を保持させ、次に入力端子からの第２制御信号としてオフ信号が来る前に前記第１制御信号のオン制御信号は解除する。これにより入力端子からの第２制
御信号によりパワースイッチング素子は速やかにオフできるようにする。 （もっと読む）

【課題】電位を発生する負電位発生チャージポンプ回路と正電位を発生する正電位発生チャージポンプ回路とを備えたチャージポンプ回路において、寄生バイポーラトランジスタがオンするのを防止し、チャージポンプ回路の昇圧動作を正常に行う。
【解決手段】まず、負電位発生チャージポンプ回路１１２を動作させ、出力電位ＬＶとして−ＶＤＤを発生する。出力電位ＬＶはＰ型半導体基板１０に印加されるので、Ｐ型半導体基板１０の電位は−ＶＤＤになる。その後、負電位発生チャージポンプ回路１１２の動作を継続させながら、正電位発生チャージポンプ回路１１１の動作を開始する。Ｐ型半導体基板１０の電位は−ＶＤＤになっているので、正電位発生チャージポンプ回路１１１は正常に動作する。正電位発生チャージポンプ回路１１１の出力電位ＨＶが２ＶＤＤになった後に、負電位発生チャージポンプ回路１１２を前記第２の動作モード（ＨＶの反転動作）で動作させる。 （もっと読む）

【課題】充分な昇圧電圧を確保しながら、挿入損失の低下を防ぐことによりアンテナスイッチの高調歪みを低減させる。
【解決手段】制御端子Ｔｘ１ｃＬにオン電圧が印加されて、アンテナ端子と送信端子Ｔｘ１との間に設けられたアンテナスイッチ部がオンとなり、ＰＣＳ／ＤＣＳ方式の送信信号が送信端子Ｔｘ１からアンテナ端子を通過する。その際、送信信号の一部分が供給された昇圧回路３０は、ダイオード３２，３３の整流作用により制御部から出力される制御電圧よりも高い昇圧電圧を出力端子ＤＣｇａｔｅに発生させ、アンテナスイッチ部のトランジスタ回路のゲートに印加する。この昇圧回路３０では、抵抗３６が出力端子ＤＣｇａｔｅに接続されているので入力された送信電力のＲＦ信号経路における抵抗通過が１個だけとなり、送信信号の減衰を小さく抑えて挿入損失特性を良好にする。 （もっと読む）

【課題】ゲート駆動回路の小形（集積）化，損失低減化を図り、低コストにする。
【解決手段】第一の変圧器６とスイッチング素子１の直列回路を直流電源５と並列に接続するとともに、電圧をクランプするクランプ素子１３とダイオード１１との直列回路を直流電源５と並列に接続し、クランプ素子１３と並列に第二の変圧器７を接続し、各変圧器の二次側を制御対象となるスイッチング素子９，１０にそれぞれ接続して駆動する構成とすることで、ゲート駆動回路２２のスイッチング素子数を4個から１個に低減できるようにする。 （もっと読む）

【課題】
電圧駆動型半導体素子を含む半導体装置において、スイッチング時の電流の時間変化率を低減し、かつスイッチング損失を低減することが可能で、しかも誤動作や破壊の危険が著しく低い高信頼性の電圧駆動型半導体装置の駆動方法およびその装置を提供すること。
【解決手段】
制御装置は駆動回路を切り換えるタイミングを決定するタイミング決定装置と、当該タイミング決定装置の出力に応じて第１の駆動回路と第２の駆動回路とを切り換える論理回路を有し、タイミング決定装置がＩＧＢＴのコレクタ電圧を検出してそれぞれの駆動回路を切り換えるタイミングを決定していることに特徴があり、この切り換えタイミングはＩＧＢＴのミラー期間終了後に行うよう制御することに特徴がある。 （もっと読む）

【課題】ベースバンドＩCから出力される制御信号電圧を低電圧化した状況においても、高出力信号に対してより低歪特性を実現する信号切替装置を提供することを目的とする。
【解決手段】高周波スイッチ１００は、電界効果トランジスタＦＥＴ１〜ＦＥＴ３と抵抗Ｒｃで構成されており、電圧変換回路１０１ｂは、電界効果トランジスタＦＥＴ１ｂ〜ＦＥＴ３ｂと定電流源１〜３から構成されている。高周波スイッチ１００には、アンテナ端子ＡＮＴと高周波信号端子ＲＦ１〜ＲＦ３が配置されている。電源電圧端子Ｖｄｄにレギュレータ等から制御入力端子Ｖｃ１〜Ｖｃ３より高い電圧を印加する。この場合、電界効果トランジスタＦＥＴ１〜ＦＥＴ３のゲート端子には、制御入力端子Ｖｃ１〜Ｖｃ３の電圧より高く電源電圧端子Ｖｄｄの電圧以下の電圧が印加され、制御入力端子Ｖｃ１〜Ｖｃ３の電圧を直接印加する場合に比べて、高出力信号に対してより低歪特性を実現できる。 （もっと読む）

【課題】同一極性のトランジスタにより形成されるパネル等に配置可能で、生産量の向上、工程数やコスト削減を図ることが可能な電圧供給回路、表示装置、および電子機器、並びに電圧供給方法を提供する。
【解決手段】制御端子が第１ノードＡに接続され、第１端子が第２ノードＢに接続され、第２端子が出力端子ＯＵＴに接続された出力トランジスタ１２１と、アクティブのリセット信号ｒｓｔを受けてオンし所定電位Ｖｒｅｆと第１ノードＡおよび第２ノードＢとを接続するスイッチング素子１２２，１２３と、第１ノードＡに接続されクロックが供給される第１キャパシタ１２４と、第２ノードＢに接続されクロックが供給される第２キャパシタ１２５と、クロックの振幅を、第１ノードＡと第２ノードＢの電位が所定の差をもって変動するように調整する調整部と、を有し、リセット信号とクロックとは、逆相である。 （もっと読む）

【課題】半導体スイッチング素子を開閉する半導体リレー装置において、高温状態でも安定に開閉動作できるようにする。
【解決手段】半導体リレー装置１は、入力信号により発振する発振回路２と、互いに電磁結合する第１及び第２のインダクタＬ１、Ｌ２を有して発振回路２からの発振信号を電磁信号に変換するインダクタ部３と、第２のインダクタＬ２からのインダクタ出力信号を整流する整流回路４と、整流回路４からの整流出力信号を充放電して出力用ＭＯＳＦＥＴ２０をスイッチング駆動する充放電回路５とを備える。この構成により、発光素子の光信号に基く受光素子の起電力を用いず、発振回路２からの発振信号を整流した整流出力信号を基に、充放電回路５でスイッチング駆動用の充放電出力信号を得ることができるので、高温状態でも安定に出力用ＭＯＳＦＥＴ２０を開閉動作することができる。 （もっと読む）

【課題】直列に接続するダイオードが不要で、オン抵抗が低く電力ロスが小さい双方向スイッチを実現できるようにする。
【解決手段】双方向スイッチは、第１のＦＥＴ１１と、第２のＦＥＴ１２と、ドレイン端子同士の間に電気的に接続された双方向電源からの電流が双方向に流れる導通状態と電流が流れない遮断状態とを制御するスイッチ制御部２１とを備えている。スイッチ制御部２１は、導通状態においては第１のＦＥＴ１１及び第２のＦＥＴ１２のゲート端子に、第１のＦＥＴ１１のソース端子と第２のＦＥＴ１２のソース端子とが接続されたノード１３の電位を基準として閾値電圧よりも高い電圧を印加し、遮断状態においては双方向電源と各ゲート端子とを電気的に絶縁された状態とし且つノード１３の電位を基準として閾値電圧以下の電圧を印加する。 （もっと読む）

【課題】負荷をスイッチング駆動するためのトランジスタのスイッチング速度を向上させ、ひいてはスイッチング損失を低減することができる半導体装置を提供する。
【解決手段】ドライバ回路３０に備えられた平面サイズが異なる複数のＬＤＭＯＳトランジスタ３１ａ〜３１ｃの一部または全部を、プリドライバ回路２０で生成されたスイッチング信号によって駆動する。これにより、トランジスタ３１ａ〜３１ｃ個々のスイッチング速度を向上させ、ひいてはスイッチング損失を低減させる。 （もっと読む）

【課題】導通状態においても消費電流を低減することができる半導体スイッチ回路を提供すること。
【解決手段】半導体スイッチ回路１００は、入出力端子１０１と入出力端子１０２間に、ソースを共有し、直列接続される導通用のＰ型ＭＯＳトランジスタＱ１０１，Ｑ１０２と、Ｑ１０１のゲートにドレインが接続されたＰ型ＭＯＳトランジスタＱ１０３及びＮ型ＭＯＳトランジスタＱ１０５と、Ｑ１０２のゲートにドレインが接続されたＰ型ＭＯＳトランジスタＱ１０４及びＮ型ＭＯＳトランジスタＱ１０６と、各トランジスタのゲートに接続された制御端子１０３とを備え、Ｑ１０３，Ｑ１０４のソース及びバックゲートはＱ１０１，Ｑ１０２のソースに接続される構成とし、制御端子１０３に印加する制御信号の電圧値Ｖｃｏｎｔによる電圧制御により、入出力端子１０１と入出力端子１０２間を導通／非導通に切り替える。 （もっと読む）

【課題】簡単な構成によってリターンロスを改善する。
【解決手段】入力端ＲＦｉｎ１〜ＲＦｉｎ５と、出力端ＲＦｏｕｔと、一端が入力端ＲＦｉｎ１〜ＲＦｉｎ５にそれぞれ接続され、他端が共通に接続されるＦＥＴＱ１〜Ｑ５と、ＦＥＴＱ１〜Ｑ５の他端と出力端ＲＦｏｕｔとの間を接続するインダクタＬ１と、を備える。インダクタＬ１は、ボンディングワイヤによって構成される。 （もっと読む）

【課題】ＦＥＴスイッチにおける低ひずみ特性を得るためＤＣ−ＤＣ変換回路を用いながらも、従来に比して消費電力の少ない半導体スイッチ集積回路を提供する。
【解決手段】
ＤＣ−ＤＣ変換回路２と、外部からの経路切替信号に応じてＤＣ−ＤＣ変換回路２の出力電圧を、スイッチ回路４へ供給するデコーダ回路３とを具備してなると共に、ＤＣ−ＤＣ変換回路２には、その接地側を、選択的に、開放状態と、グランド接続状態に切り替え可能に構成されてなる動作切替回路２５が設けられ、また、ＤＣ−ＤＣ変換回路２とデコーダ回路３との間には、電圧切替回路５が設けられ、ＤＣ−ＤＣ変換回路２から昇圧電圧出力がある場合には、その昇圧電圧がデコーダ回路３を介してスイッチ回路４へ供給される一方、ＤＣ−ＤＣ変換回路２からの昇圧電圧がない場合には、電圧ＶＤＤがデコーダ回路３を介してスイッチ回路４へ供給されるようになっている。 （もっと読む）