【課題】昇圧回路がオフ状態であっても高い入力３次インターセプトポイント値を実現する。
【解決手段】昇圧回路２２及びバイアス回路２３は、外部から入力される昇圧ＯＮ／ＯＦＦ切替信号に応じて動作するよう構成されており、昇圧ＯＮ／ＯＦＦ切替信号が論理値Ｈｉｇｈの場合、昇圧回路２２は動作状態となり、電源電圧よりも高い電圧をスイッチ回路２１へ切替電圧として供給すると共に、バイアス回路２３は非動作状態とされる一方、昇圧ＯＮ／ＯＦＦ切替信号が論理値Ｌｏｗの場合には、昇圧回路２２は非動作状態とされると共に、バイアス回路２３は動作状態とされて、電源電圧に等しい電圧をバイアス抵抗器４４を介してスイッチ回路２１に接続されたアンテナ端子１３Ｂに供給するようになっている。 （もっと読む）

【課題】スイッチング損失の減少や、サージ電圧の低下を図ることができる新たな技術を提案する。
【解決手段】電圧駆動型半導体素子（ＩＧＢＴ１）の駆動方法であって、前記電圧駆動型半導体素子のターンオン又はターンオフの指令のタイミングからサージ電圧発生のタイミングまでのサージ期間（ターンオン時間ｔＯＮ／ターンオフ時間ｔＯＦＦ）を記憶し、次回のターンオン時又はターンオフ時において、今回記憶したターンオン時又はターンオフ時における前記サージ期間に基づいて、前記電圧駆動型半導体素子の実効ゲート抵抗値を変更する、こととするものである。 （もっと読む）

【課題】スイッチング周波数を低下させたりゲート抵抗の高抵抗化、またはゲート・エミッタ間容量を高容量化したりせずに、ダイオードチップの温度上昇を低減できるようにする。
【解決手段】従来のゲート駆動回路に、フィルタ２３、コンパレータ２４、論理回路２６、スイッチ素子２７および抵抗２８等を付加し、フィルタ２３に絶縁器１５の出力信号であるゲート駆動信号（ＰＷＭ制御信号）を入力し、その出力をコンパレータ２４において設定値２５と比較する。オンデューティが低いとコンパレータ２４，論理回路２６の出力はＬレベルで、ターンオン用ゲート抵抗は１１のみとなって動作が遅くなり、結果としてオンデューティが低いときの逆回復損失が減少する。 （もっと読む）

【課題】零電流スイッチングを行うことによりスイッチングによる電力損失を抑制することが可能な電源装置、電源装置の制御装置および電子装置を提供すること。
【解決手段】
本発明は、オンすることにより中間ノードの中間電圧を確定させる第１スイッチング回路（１２）と、中間電圧を共振させる共振回路（１０）と、を有し、入力電圧を前記中間電圧を介し出力電圧に変換する電源装置の制御装置において、中間電圧が第１所定電圧以上となった場合、一定時間後に前記第１スイッチング回路をオンする第１タイミング回路（７０）を具備することを特徴とする電源装置の制御装置並びにそれを有する電源装置および電子装置である。 （もっと読む）

【課題】 トランジスタを駆動する回路において、トランジスタがターンオフする過渡期間に存在するサージ電圧とターンオフ損失の間のトレードオフ関係を打破すること。
【解決手段】 駆動回路１０は、トランジスタ２０のゲート電極Ｇに電気的に接続している可変抵抗体Ｒ１２を備えている。その可変抵抗体Ｒ１２の電流経路の幅が、トランジスタ２０のドレイン・ソース間電圧Vdsに応じて伸縮する空乏層によって調整されることを特徴としている。 （もっと読む）

【課題】従来の回路はＮＭＯＳ、ＰＭＯＳの特性誤差によりオン抵抗のバイアス電圧依存特性が完全にフラットにならず、大振幅信号が入力されると、出力信号に歪み生じる。電源電圧を一時的に２倍にし、オン抵抗を小さくする方法もあるが、この方法はスイッチ回路を長時間オンにできない。
【解決手段】ＦＥＴのドレイン端子又はソース端子を入力あるいは出力端子とし、ゲート端子に制御電圧を与えてスイッチングを行うアナログスイッチ回路において、ソース端子又はドレイン端子とゲート端子との間にキャパシタを印加し、かつゲート端子と制御端子の間に抵抗を接続することで、大信号入力時にゲート端子ーソース端子/ドレイン端子電圧を大きく保てて、低ひずみ特性を実現する。 （もっと読む）

【課題】ディジタル回路から出力される制御信号電圧が低電圧化した状況においても、高出力信号に対して低歪、高アイソレーション特性を実現する信号切替装置を提供することである。
【解決手段】外部から高周波スイッチ１００の導通・遮断を制御するために与えられる制御入力信号を入力し、制御入力信号を電圧変換して高周波スイッチ１００へ高周波スイッチ１００の導通・遮断を制御する制御信号として出力する電圧変換回路１０１を設ける。電圧変換回路１０１は、外部から電源電圧端子にレギュレータ電圧が印加され、レギュレータ電圧をその電圧値の絶対値の範囲内の所定の電圧値に変換した電圧を、高周波スイッチ１００に制御信号として供給することによって、制御信号のハイレベル信号の電位とローレベル信号の電位との電位差を、制御入力信号のハイレベル信号の電位とローレベル信号の電位との電位差に比べて、大きくする。 （もっと読む）

【課題】出力電圧の制御精度が改善されたレベル変換バススイッチを提供する。
【解決手段】第１端子と、第２端子と、出力制御端子と、前記第１端子と前記第２端子との間に配置され、ゲートを有するスイッチング素子と、前記スイッチング素子を導通または非導通とするゲート制御回路と、を備え、出力禁止の状態に対応する制御信号が出力制御端子に入力されると、ゲート制御回路は基準電圧をゲートに供給し、出力許可の状態に対応する制御信号が出力制御端子に入力されかつ第２端子の電圧が基準電圧であると、ゲート制御回路は基準電圧より高い第２のゲート電圧をゲートに供給し、スイッチング素子を導通させ、出力許可の状態に対応する制御信号が出力制御端子に入力されかつ第２端子の電圧が第２の電源電圧であるときに、ゲート制御回路は第２のゲート電圧と第１の電源電圧とのうちの低い方を第１のゲート電圧としてゲートに供給し、スイッチング素子を非導通とすることを特徴とするレベル変換バススイッチが提供される。 （もっと読む）

【課題】電源数の増加やチップ面積の大幅な増加なく、高いアイソレーションかつ最大入力電力の大きなスイッチ回路を提供すること。
【解決手段】スイッチ回路は、信号が入出力される複数の端子と、印加された制御電圧のレベルに応じて、複数の端子間の経路を開閉する複数のスイッチ部と、複数のスイッチ部に印加された２種類のレベルが異なる制御電圧の内、高いレベルの制御電圧を複数の端子のいずれか１つに印加する制御電圧印加部と、複数の端子の各電位を同電位に固定する電位固定部とを備える。 （もっと読む）

【課題】オフ状態における高周波信号の絶縁性を向上すると共に、オン状態における挿入損失および線形性を損なわない高周波スイッチ装置を提供する。
【解決手段】高周波信号を入出力する第１の端子、第２の端子と、制御電圧を印加する第３の端子１０５、および第３の端子１０５にハイレベル電圧もしくはローレベル電圧を選択的に印加して、ソース・ドレイン間を電気的に導通もしくは遮断するスイッチトランジスタ１０１を備え、スイッチトランジスタ１０１のゲート１０５と第４の端子１０６に接続され、第５の端子１０７に印加された電圧によって抵抗値の制御をすることのできる可変抵抗装置１０２により構成され、可変抵抗装置１０２はスイッチトランジスタ１０１のオン、オフ状態に応じてその抵抗値を変化させることを特徴とする高周波スイッチ装置。 （もっと読む）

【課題】高周波帯域で使用され、広帯域で高いＯＮ−ＯＦＦ比が得られると共に、低損失、回路面積の小型化が可能なスイッチ機能つき増幅器を提供する。
【解決手段】スイッチ機能つき増幅器は、入力整合回路部Ｂ１と、増幅回路部Ｂ２、Ｂ３とから構成され、入力整合回路部Ｂ１は、容量性リアクタンスＣ１１と、入力整合回路素子Ｚｍ１１〜Ｚｍ１３と、ゲート側回路素子Ｚｇ１１、Ｚｇ１２とから構成されている。増幅回路部Ｂ２は、容量性リアクタンスＣ１２〜Ｃ１４と、ＦＥＴ素子Ｆ１１と、誘導性リアクタンスＬ１１、Ｌ１２と、抵抗素子Ｒ１１、Ｒ１２と、ソース側回路素子Ｚｓ１１とから構成されている。増幅回路部Ｂ３は、容量性リアクタンスＣ１５〜Ｃ１７と、ＦＥＴ素子Ｆ１２と、誘導性リアクタンスＬ１３、Ｌ１４と、抵抗素子Ｒ１３、Ｒ１４と、ソース側回路素子ＺＳ１２とから構成されている。 （もっと読む）

【課題】 挿入損失の抑制が可能な高周波半導体スイッチを提供する。
【解決手段】 ドレインＤ、ソースＳ、ゲートＧ、及びバックゲートＢＧを有するＳｉ−ＭＯＳＦＥＴ６、一端がドレインＤに、他端がバックゲートＢＧに接続された第１のインダクタ２８、及び、一端がソースＳに、他端がバックゲートＢＧに接続された第２のインダクタ２９とを備えている。 （もっと読む）

【課題】接続切替の瞬間においても信号が途切れることがなく、常時確実に信号を伝搬することのできる信号切替回路を提供すること。
【解決手段】信号が入力される入力端子と、信号が出力される出力端子と、前記入出力端子間に択一的に接続される第一の電子回路および第二の電子回路と、前記第一および第二の電子回路を択一的に前記入出力端子間に選択接続させるスイッチング素子とを有する信号切替回路において、前記入出力端子間を常時接続する信号迂回経路を設け、前記スイッチング素子が開放状態になっている時においても、前記入力端子に入力される信号が前記信号迂回経路を介して前記出力端子に出力されることを特徴とする。 （もっと読む）

【課題】スイッチング損失とサージ電圧の両者を同時に抑制できるスイッチング回路を提供する。
【解決手段】 トランジスタのゲート電圧を切り換えることによってトランジスタの主電極間を導通状態と非導通状態の間で時間的に切り換えるスイッチング回路であり、トランジスタのドレインまたはコレクタとゲートの間、もしくは、トランジスタのドレインまたはコレクタとソースまたはエミッタの間を、ツエナーダイオードとコンデンサーの直列回路で接続する。ドレイン電圧が低い間は、ツエナーダイオードによってコンデンサーの容量が寄与しない状態とされ、ドレイン電流とドレイン電圧は高速に変化し、スイッチング損失を小さくする。ドレイン電圧が上昇すると、ツエナーダイオードが降伏し、コンデンサーの容量が加わり、ドレイン電流とドレイン電圧は低速に変化し、サージ電圧が低く抑えられる。 （もっと読む）

【課題】小型化と低損失を実現したアナログスイッチ回路を提供する。
【解決手段】第１端子と第２端子の間にゲート，ソース間耐圧がゲート，バックゲート間耐圧よりも小さい第１ＭＯＳＦＥＴ及び第２ＭＯＳＦＥＴを直列形態に接続する。上記第１及び第２ＭＯＳＦＥＴのゲートを第３端子に共通接続する。上記第１及び第２ＭＯＳＦＥＴのバックゲートを、上記第１及び第２ＭＯＳＦＥＴの相互接続点である第４端子に接続する。インピーダンス手段を上記第３端子と第４端子との間に接続する。制御回路により上記第３端子と第４端子の間に流す電流を制御して、上記インピーダンス手段に発生する電圧が上記第１及び第２ＭＯＳＦＥＴのしきい値電圧よりも大きな電圧又は小さな電圧として、上記第１端子と第２端子との間の電流経路を開閉させる。 （もっと読む）

【課題】
ノーマリオン特性を有する半導体素子または、しきい電圧が低いスイッチング素子に好適な半導体回路を提供する。
【解決手段】
本発明の半導体回路は、高圧電源から負電源を充電する手段を設け、高圧端子に電圧を印加するかどうかを制御する高圧スイッチを設け、電力用スイッチング素子用の電源供給が低下したときに高圧スイッチを遮断したり、電力用スイッチング素子の制御回路用が低下しても、高圧端子から制御回路用の電源キャパシタを充電し、制御回路が動作するようにした。さらに、出力端子側からキャパシタに充電されるエネルギーを利用した負電源電圧発生回路を設け、高圧端子と基準電圧端子との間に電圧端子を設け、この電圧端子と複数の出力側端子との間に負電源電圧発生回路を設けた。 （もっと読む）

【課題】本発明の課題は、出力段ＭＯＳＦＥＴのドレイン・ソース間のリーク電流を低減するためベースの不純物濃度を高くしても、ゲート閾値電圧Ｖｔやオン抵抗Ｒｏｎが増加せず、その結果、スイッチング時間が増加したりオン抵抗が増加したりすることがない半導体リレーを提供することである。
【解決手段】本発明の半導体リレー１０１は、電気信号を光信号に変換するＬＥＤ１７と、光信号に応じた第一の出力電圧を発生する第１のフォトダイオードアレイ１８と、第一の出力電圧がゲート・ソース間に印加されてドレイン・ソース間が導通/非導通状態に切り替えられる出力段ＭＯＳＦＥＴ１０２，１０３とを備え、出力段ＭＯＳＦＥＴ１０２，１０３のゲート閾値電圧を導通/非導通状態で切替える切替手段１０４を備えた。 （もっと読む）

第１端子で上側浮遊供給電圧に、第２端子でスイッチドノード電圧に接続したブーストラップコンデンサの充電を最適化する回路であって、電流を負荷に供給するために、ハーフブリッジのスイッチドノードで接続した上側および下電圧側スイッチを駆動する上側および下側ドライバー回路を有するゲートドライバー回路に含まれ、上側ドライバー回路は、第１レベルを基準とする第１制御電圧を受け入れ、下側ドライバー回路は、第２レベルを基準とする第２制御電圧を受け入れ、ブーストラップコンデンサは供給電圧を上側ドライバー回路に供給する。ブーストラップコンデンサの第１端子に接続した第１スイッチと、スイッチドノード電圧を感知し、スイッチドノード電圧がＬＯＷである場合に第１スイッチをＯＮにする位相感知比較器とを含み、位相感知比較器が動作可能にされると、ブーストラップコンデンサの充電は最適化される。 （もっと読む）

【課題】チャージポンプ回路とレギュレータ回路を組み合わせた電源で、ＣＣＤ型固体撮像素子の垂直転送電極を、規定の振幅レベルで駆動する。
【解決手段】入力された電圧に対する電位降下量を制御することで出力端２８の出力電圧を一定に制御する電圧制御手段（２１，２２，２３，２４，２５，２６）を備えるレギュレータ回路において、電圧制御手段の出力電流を監視し該出力電流が所定電流よりも大きくなったか否かを判定する電流判定手段（５１，５２）と、前記電圧制御手段の出力端２８に接続され前記電流判定手段の判定結果に応じて補填電流を出力端２８に流す電流ブースタ手段（５３，５４，５５，５６）とを設ける。 （もっと読む）

【課題】高調波歪やＦＥＴの挿入損失を抑制しつつ、入力電力を無理なく増加させることが可能な高性能の高周波スイッチ回路を提供する。
【解決手段】入出力端子と接地端子との間、あるいは、入出力端子間に、多段接続されたＦＥＴによって構成された基本スイッチ部（スイッチ回路）を設けると共に、１つの基本スイッチ部に含まれる複数のＦＥＴのうち、基本スイッチ部がオフ状態であるときに信号電力が印加される入出力端子側のＦＥＴのゲート幅を、その入出力端子から、より遠い位置にある残余のＦＥＴのゲート幅よりも大きく設定する。 （もっと読む）