【課題】高安全な鉄道信号制御システムに用いられるデジタル出力回路において、簡易な構成で、負荷に対して誤出力することがなく、任意のタイミングで実行可能な故障検知機能を提供する。
【解決手段】 本発明のデジタル出力回路は、２個の直列に接続されたスイッチ素子２及び３と、スイッチ素子２の出力端に接続された電圧検知回路４、スイッチ素子３の出力端に接続された電圧検知回路５及び直流電源６、スイッチ素子２、３の中間に接続されたダイオード７、負荷への逆電圧印加防止用ダイオード８とから成る。 （もっと読む）

【課題】導通時の損失が低減され、２端子のダイオードとの置き換えが容易で、連続して駆動電圧を生成してＭＯＳＦＥＴのオン動作が継続できる整流装置を得る。
【解決手段】各整流回路には、ソース・ドレイン間に寄生ダイオードが内蔵され、ドレイン電極を前記陰極端子に接続しソース電極を前記陽極端子に接続したnチャネル型ＭＯＳＦＥＴと、前記陽極端子と前記陰極端子間が導通時に前記ＭＯＳＦＥＴのソース・ドレイン間の電圧を所定の電圧に昇圧する昇圧回路と、前記昇圧回路の出力を電源として供給する電源供給回路と、前記昇圧回路の出力を前記電源供給回路を介して電源とし、前記陽極端子と前記陰極端子間の電圧に応じて前記ＭＯＳＦＥＴのゲート電極に駆動信号を出力する駆動制御回路とを備え、前記第１整流回路の前記電源供給回路の出力側と前記第２整流回路の前記電源供給回路の出力側とを接続した。 （もっと読む）

【課題】２段構成の抵抗分圧回路で発生するノイズを低減させることのできる半導体集積回路を提供する。
【解決手段】分圧部１は、入力端子ＩＮと接地端子ＡＧＮＤとの間に直列接続された抵抗Ｒ１０〜Ｒ１７と、その各接続点と出力端子Ｏ１との間に並列に接続されたアナログスイッチＳ１０〜Ｓ１７とを有し、分圧部２は、分圧部１の出力端子Ｏ１と接地端子ＡＧＮＤとの間に直列接続された抵抗Ｒ２０〜Ｒ２５と、その各接続点と出力端子ＯＵＴとの間に並列に接続されたアナログスイッチＳ２０〜Ｓ２５とを有する。スイッチ制御部３は、アナログスイッチＳ１０〜Ｓ１７およびアナログスイッチＳ２０〜Ｓ２５のそれぞれにおいて接地電位から見て最も低インピーダンスを出力するアナログスイッチの導通時間が他のアナログスイッチの導通時間よりも長くなるようにアナログスイッチＳ１０〜Ｓ１７およびアナログスイッチＳ２０〜Ｓ２５の各スイッチの導通を制御する。 （もっと読む）

【課題】マルチプレクサの出力信号波形の歪みを低減する。また、大型化を抑制する。
【解決手段】マルチプレクサ１は、第１の容量素子を介して第１の入力信号を受けるＣＭＯＳスイッチ１０_１と、第２の容量素子を介して第２の入力信号を受けるＣＭＯＳスイッチ１０_２と、クランプ回路３０と、クランプ回路４０と、を備える。クランプ回路３０は、ＣＭＯＳスイッチ１０_１を導通させる場合には、第１の入力信号に同期してＶｃｌｐ１で第１の入力信号をクランプし、ＣＭＯＳスイッチ１０_２を導通させる場合には、第２の入力信号に同期してＶｃｌｐ１で第２の入力信号をクランプする。クランプ回路４０は、ＣＭＯＳスイッチ１０_１を導通させる場合には、第２の入力信号を検出しつつ検出された第２の入力信号をＶｃｌｐ２に近づけるようクランプし、ＣＭＯＳスイッチ１０_２を導通させる場合には、第１の入力信号を検出しつつ検出された第１の入力信号をＶｃｌｐ２に近づけるようクランプする。 （もっと読む）

【課題】電流を検知するために積分回路を使用する読み出し回路において、当該積分回路のリセット動作に必要なセトリング時間を短くする。
【解決手段】本発明の読み出し回路１０は、積分ノードＮ_ＩＮＴに入力が接続された積分サンプルホールド回路２３と、熱電変換素子２が接続される接続ノードＮ_ＢＯＵＴと積分ノードＮ_ＩＮＴとの間に接続されたバイアス回路２１とを具備する。バイアス回路２１は、接続ノードＮ_ＢＯＵＴにソースが接続され、積分ノードＮ_ＩＮＴにドレインが接続される積分トランジスタ３１と、積分トランジスタ３１のゲートに出力が接続され、第１入力にバイアス電圧が供給され、第２入力が積分トランジスタ３１のソースに接続されるオペアンプ３２と、電流切替回路３４とを備えている。電流切替回路３４は、接続ノードＮ_ＢＯＵＴを通らずに積分トランジスタ３１のドレイン電流を流すための電流経路を提供し、又は、前記電流経路を遮断する機能を有している。 （もっと読む）

【課題】電流を検知するために積分回路を使用する読み出し回路における、バイアス回路の積分トランジスタのゲート電圧の過剰な上昇を防ぐ。
【解決手段】本発明の読み出し回路１０は、積分ノードＮ_ＩＮＴに入力が接続された積分サンプルホールド回路２３と、熱電変換素子２が接続される接続ノードＮ_ＢＯＵＴと積分ノードＮ_ＩＮＴとの間に接続されたバイアス回路２１とを具備する。バイアス回路２１は、接続ノードＮ_ＢＯＵＴにソースが接続され、積分ノードＮ_ＩＮＴにドレインが接続される積分トランジスタ３１と、積分トランジスタ３１のゲートに出力が接続され、第１入力にバイアス電圧が供給され、第２入力が積分トランジスタ３１のソースに接続されるオペアンプ３２と、積分トランジスタ３１のゲートとソースの間に接続されたダイオード素子３５とを備えている。ダイオード素子３５は、積分トランジスタ３１のゲート−ソース間電圧をクリップする。 （もっと読む）

【課題】本発明は、コストアップや電力損失を招くことなく、プッシュプル回路の出力短絡を検出することが可能な短絡検出回路を提供することを目的とする。
【解決手段】本発明に係る短絡検出回路は、パルス信号Ｖｘと同期したダミーパルス信号Ｖｙを生成し、両信号間に所定の位相差が生じているか否かに応じて、ＯＵＴ１Ｐ端子の短絡検出を行う構成とされている。 （もっと読む）

【課題】 複数の電源電圧仕様で動作可能な接触インタフェースと、非接触インタフェースを備えたコンビ型ＩＣカードにおいて、様々な電力供給形態に対して、何れの場合であっても確実で信頼性の高いリセット信号を出力するパワーオンリセット回路を提供する。
【解決手段】 非接触インタフェースまたは接触インタフェースが外部の電源供給源から取得した電源電圧ＶＣＣの立ち上がり時にコンビ型ＩＣカードのリセット状態を制御する内部リセット信号ＰＲＳＴＢを出力するとともに、電源電圧が所定の閾値を超えて上昇したことを検出すると内部リセット信号ＰＲＳＴＢを解除するパワーオンリセット回路であって、接触型モードで動作する場合において外部装置から直接供給される外部リセット信号の入力端子ＲＳＴＢの信号レベルが活性化レベルと非活性化レベルでは、活性化レベル時の方が、非活性化レベル時より所定の閾値が低電圧に設定される構成とする。 （もっと読む）

【課題】オペアンプが有するオフセット電圧による影響を回避し、高精度に過電流の発生を検出することが可能な差動増幅装置及び過電流保護装置を提供する。
【解決手段】スイッチング用のＭＯＳＦＥＴ（Ｔ１）のドレインとグランドとの間に設けられる、抵抗Ｒ３，Ｒ４，Ｒ５の直列接続回路と、ＭＯＳＦＥＴ（Ｔ１）のソースとグランドとの間に設けられる、抵抗Ｒ１，抵抗Ｒ２，トランジスタ（Ｔ２）の直列接続回路とを備える。更に、アンプ（ＡＭＰ１）の正転入力端子ａ１と点ａとの間に設けられた抵抗Ｒ７から電流Ｉｘを引き抜き、且つ、アンプ（ＡＭＰ１）の反転入力端子ｂ１と点ｂとの間に設けられた抵抗Ｒ８から電流Ｉｙを引き抜くことにより、点ａと点ｂとの間に生じる電圧Ｖabを低減させる。 （もっと読む）

【課題】コストの上昇を抑制すると共に、異常動作を防止し、且つスナバ回路の抵抗近傍部品が故障してしまうことを防止することが可能なソリッドステートリレーを提供する。
【解決手段】ソリッドステートリレー２０は、スナバ回路Ｓを構成するコンデンサＣ_０と抵抗Ｒ_０との接続点ｄと、トライアックＴＡのゲート端子Ｇとを接続する第３接続ライン２８ｃを備えている。さらに、ソリッドステートリレー２０は、第３接続ライン２８ｃ上に設けられた抵抗Ｒ_２と、接続点ｅと接続点ｂとの間に設けられたコンデンサＣとを備えている。 （もっと読む）

【課題】 電源電圧に応じて発振周波数が変動する発振部を用いながらも正確な計時が可能なタイマ回路及び該タイマ回路を用いた警報装置を提供する。
【解決手段】 制御部１４は、発振回路１４ａがパルスを単位カウント数だけ出力する毎に単位時間の経過を判定する。また、制御部１４は、電源である一次電池ＢＴの出力電圧を検出する電圧検出部１５の出力に基づいて電圧補正係数を得るとともに、温度検出部１６の出力に基づいて温度補正係数を得、得られた各係数をそれぞれ所定の基準状態での単位カウント数である基準カウント数に乗じることにより、新たな単位カウント数を得る。この単位カウント数の変更は、一次電池ＢＴの出力電圧の変動や温度の変動による発振周波数の変動による単位時間への影響を相殺するものであって、新たな単位カウント数を用いて得られた単位時間は、発振周波数の変動に関わらず略一定となる。 （もっと読む）

【課題】Ｄ級増幅動作の開始時や停止時において発生する雑音を抑制できるＤ級増幅回路を提供する。
【解決手段】Ｄ級増幅動作の開始時や停止時において、出力信号Ｐｏｕｔ１，Ｐｏｕｔ２のパルス幅とパルス間隔を徐々に変化させることにより、出力信号Ｐｏｕｔ１，Ｐｏｕｔ２の差動信号として負荷に供給される信号が急激に変化すること防止し、雑音の低減を図ることができる。すなわち、出力信号Ｐｏｕｔ１，Ｐｏｕｔ２のパルス幅を一定にしてパルス間隔を徐々に変化させることにより、パルス信号の成分に相当する比較的高い周波成分の変化を抑制できる。また、出力信号Ｐｏｕｔ１，Ｐｏｕｔ２のパルス間隔を一定にしてパルス幅を徐々に変化させることにより、パルス信号の平均値に相当する比較的低い周波数成分の変化を抑制することができる。 （もっと読む）

【課題】時間分解能を高めたタイマにより低消費電力で精度よく時間計測するタイマ装置を提供する。
【解決手段】入力信号を反転して出力する反転手段１０と、反転手段１０からの入力信号を所定時間遅延させて出力する遅延手段１１と、遅延手段１１に接続され所定の制御信号により出力を所定の状態に保持する保持手段１９とを備え、計測開始信号と計測停止信号が入力されたとき、その指示信号を前記保持手段１９の制御端子に所定の形態で入力する保持選択手段２２及びラッチ手段２１を有し、反転手段１０と遅延手段１１と保持手段１９とで１組の信号生成手段を構成すると共に、この信号生成手段を複数段設けリング状に接続してＨｉ／Ｌｏのクロック信号を生成するリングオシレータを構成し、最終段の信号生成手段の出力をカウントして時間計測を行う構成としたものである。 （もっと読む）

【課題】効果的な超音波出力を安定して得ることができる超音波発振器を提供する。
【解決手段】超音波出力である力率補正された出力トランス２次側スイッチング高周波電力の電圧部分である出力トランス２次側スイッチング高周波電圧と電流部分である出力トランス２次側スイッチング高周波電圧とをそれぞれ出力電圧値検出電圧と出力電流値検出電圧とに変換し、変換された出力電圧値検出電圧と出力電流値検出電圧とから出力電力値検出電圧を算出するといった動作を、所定の時間間隔で周波数を初期設定発振周波数を中心として所定の周波数幅で掃引し、掃引する際の各周波数における出力電力値検出電圧が最大となる時の周波数を発振周波数として設定する。 （もっと読む）

【課題】半導体スイッチング素子を開閉する半導体リレー装置において、高温状態でも安定に開閉動作できるようにする。
【解決手段】半導体リレー装置１は、入力信号により発振する発振回路２と、互いに電磁結合する第１及び第２のインダクタＬ１、Ｌ２を有して発振回路２からの発振信号を電磁信号に変換するインダクタ部３と、第２のインダクタＬ２からのインダクタ出力信号を整流する整流回路４と、整流回路４からの整流出力信号を充放電して出力用ＭＯＳＦＥＴ２０をスイッチング駆動する充放電回路５とを備える。この構成により、発光素子の光信号に基く受光素子の起電力を用いず、発振回路２からの発振信号を整流した整流出力信号を基に、充放電回路５でスイッチング駆動用の充放電出力信号を得ることができるので、高温状態でも安定に出力用ＭＯＳＦＥＴ２０を開閉動作することができる。 （もっと読む）

【課題】光センサ回路のレイアウト面積を増大させることなく、光センサ回路の消費電流を一定に保ち、熱平衡状態を維持することのできる光センサ回路および光センサアレイを提供する。
【解決手段】光センサ回路は受光した光量に応じた値の光電流を生成する光電変換手段，増幅回路，増幅回路の入出力端子間に接続されて前記光電流を積分するコンデンサおよびコンデンサの両端に接続されたリセットトランジスタを有し、リセットトランジスタを待機モードでオンさせる。また、この光センサ回路を複数有する光センサアレイについても適用できる。 （もっと読む）

【課題】負荷の特性ばらつきやノイズによる負荷断線の誤検出を防止でき、しかも回路構成を極力簡単化できる。
【解決手段】断線検出モードにおいて、ＭＯＳＦＥＴ９、１０をオフ駆動し、トランジスタ３０をオン駆動してコンデンサ２６の電荷を初期化する。その後、相補的な関係を持つ駆動信号Ｓ1H、Ｓ1LによりＭＯＳＦＥＴ７、８を交互にオンオフ駆動する。アンテナ１が正常に接続されていると、パルス状の交流信号がアンテナ１を介して出力端子６に伝達され、出力端子６から抵抗２７、ダイオード２８、抵抗２９を介してコンデンサ２６に電流が流れ込む。端子間電圧Ｖｃが判定基準電圧Ｖth以上になると断線検出信号ＳｃがＨレベル（非断線状態）に変化する。 （もっと読む）

【課題】簡単な構成によってリターンロスを改善する。
【解決手段】入力端ＲＦｉｎ１〜ＲＦｉｎ５と、出力端ＲＦｏｕｔと、一端が入力端ＲＦｉｎ１〜ＲＦｉｎ５にそれぞれ接続され、他端が共通に接続されるＦＥＴＱ１〜Ｑ５と、ＦＥＴＱ１〜Ｑ５の他端と出力端ＲＦｏｕｔとの間を接続するインダクタＬ１と、を備える。インダクタＬ１は、ボンディングワイヤによって構成される。 （もっと読む）

【課題】任意の出力端子がオープン状態であっても、その出力端子に導通された各入出力端子のインピーダンス整合が取れるマトリクススイッチを提供する。
【解決手段】マトリクススイッチの各出力端子がそれぞれシャントを具備する。出力端子がオープン状態の時、出力端子にシャントが導通する。オープン状態の出力端子に導通した各入出力端子は、オープン状態の出力端子のシャントのインピーダンスで終端される。 （もっと読む）

本開示は、低電力システム用の容量性インタフェース回路を記載する。容量性インタフェース回路は、高分解能及び低電力で、微小電子機械システム（ＭＥＭＳ）ベースセンサのような静電容量ベース変換器のノイズが非常に低い検知を達成するように構成される。容量性インタフェース回路は、差動増幅器と、相関トリプルサンプリング（ＣＴＳ）とを使用して、ｋＴ／Ｃノイズ、並びに増幅器オフセット及びフリッカ（１／ｆ）ノイズを増幅器の出力から実質的に消去又は少なくとも低減する。容量性インタフェース回路は、増幅器出力における過渡現象を落ち着かせることを可能にすることによって出力信号におけるグリッチング、すなわち、クロック過渡現象を低減する出力段をさらに備えることができる。このように、低電力システムにおいて回路を使用して、安定した低ノイズ出力を生成することができる。 （もっと読む）