【課題】微細な貫通電極孔を備え且つ熱伝導性の高いガラス製インターポーザの製造方法を提供することを目的とした。
【解決手段】少なくとも、金属製の支持基板１上に金属凸部７を形成する工程と、金属製の支持基板１及び金属凸部７をSiO₂を主成分とする絶縁層５で被覆する工程と、金属凸部７を被覆する絶縁層５を除去し金属凸部７表面を露出させる工程と、絶縁層５と露出した金属凸部７の上に第一の導体層４を設ける工程と、第一の導体層４に金属凸部を含むパターン形成を行う工程と、をこの順に有することを特徴とする貫通電極付き配線基板の製造方法である。 （もっと読む）

【課題】金属箔張基板を製造するのに用いられる仮基板であって、金属箔のシワの発生が抑制された高品質な金属箔張基板を製造可能な金属箔張基板製造用仮基板、および高品質な金属箔張基板を効率よく製造する方法を提供すること。
【解決手段】金属箔張基板製造用仮基板１は、プリプレグを硬化させてなる仮基板本体１１と、仮基板本体１１上に配置された下地層１２と、下地層１２を介して仮基板本体１１上に設けられ、下地層１２の平面視の大きさより大きな金属箔１３と、を有し、金属箔１３の一部をビルドアップ配線層９等の他の基板に移転させて配線基板（金属箔張基板）５を製造するのに用いられる仮基板であって、仮基板本体１１は、経糸／緯糸の１インチ当たりの質量比が０．８〜１．３５であり、かつ、単位面積当たりの質量が２０８〜２６０ｇ／ｍ^２であるガラス織布を含んでいる。 （もっと読む）

【課題】高性能な高周波伝送特性を実現したうえで、ビルドアップ接続の簡単化を図ることができる。
【解決手段】第１及び第２の誘電体層１０，１１の層面側の中心位置の周囲に所定位置ずらして放射状に配置した４個のビルドアップ接続部１８を設けた接続用導体パターン１７を有する高周波線路１６を形成して、この第１及び第２の誘電体層１０，１１間に該第１及び第２の誘電体層１０，１１のビルドアップ接続部１８がビルドアップ接続される４個のビルドアップ接続部１８を所定角度ずらせて放射状に配置した接続用導体パターン１７を有した第１乃至第３の中間誘電体層１２〜１４を積層配置してビルドアップ接続するように構成したものである。 （もっと読む）

【課題】 セラミック積層基板と導体の焼収縮差により焼成後に導体との間に生じていた空隙形成を防ぐことにより、セラミック積層基板と導体双方の密着性を高めることができるセラミック積層回路基板の製造を可能とすることを目的とする。
【解決手段】 ガラス粒子およびアルミナ粒子からなるセラミックス原料粉末、焼結助剤、可塑剤等を溶剤によりスラリー化してグリーンシートを形成するセラミックス回路基板の製造方法であって、低融点ガラスと、有機物からなるフィラーを添加することを特徴とする。前記フィラーは、例えばアクリル樹脂またはメラミン樹脂とする。 （もっと読む）

【課題】複数種の部品が混載で埋設、実装される場合であっても大きな生産性と低コストを実現できる部品内蔵配線板の製造方法を提供すること。
【解決手段】第１の絶縁板上に、端子パッドを有する半導体チップと端子パッドに電気的に接続されたグリッド状配列の表面実装用端子とを備えた半導体素子を実装するための第１のランドと、表面実装用のチップ部品を実装するための第２のランドとを形成し、第１、第２のランド上にクリームはんだを適用し、クリームはんだを介して第１、第２のランド上に半導体素子およびチップ部品をそれぞれ載置し、クリームはんだをリフローすべく加熱して、半導体素子およびチップ部品を第１、第２のランドにそれぞれ接続し、第１の絶縁板とは別の第２の絶縁板中に、第１、第２のランドにそれぞれ接続された半導体素子およびチップ部品を埋め込むように、第１の絶縁板に積層状に第２の絶縁板を一体化する。 （もっと読む）

【課題】硬化時における反りを低減でき、絶縁信頼性に優れ、半導体素子の表面保護膜、層間絶縁膜、プリント配線板用保護絶縁膜、層間絶縁膜などの材料として好適に使用できる樹脂組成物、樹脂組成物を用いた樹脂フィルム及びそれらを用いた配線板を提供すること。
【解決手段】本発明の樹脂組成物は、（Ａ）テトラカルボン酸二無水物成分とポリエーテル構造及び少なくとも２つの末端アミン構造を有するジアミン成分とを重合させて得られた高分子化合物と、（Ｂ）酸化防止剤と、を含有し、高分子化合物は、分子内にエステル構造及びスルホン酸基を有しないことを特徴とする。 （もっと読む）

【課題】製造コストが安く、接続信頼性に優れたコンデンサモジュール内蔵配線基板を提供すること。
【解決手段】コンデンサモジュール内蔵配線基板１０は、半導体チップ２１を表面実装するための複数の端子パッド４４が基板主面５１上に設けられるとともに、ＢＧＡ用パッド４８が基板裏面５２上に設けられている。ガラス基板１０２とそのガラス基板１０２の第２面１０６上に実装される複数のチップコンデンサ１０３とによってコンデンサモジュール１０１が構成される。コンデンサモジュール１０１は、基板主面５１上に設定された半導体チップ搭載領域２３の直下にて、チップコンデンサ１０３を実装していない第１面１０５側を基板主面５１側に向けた状態で内蔵される。 （もっと読む）

【課題】本発明は、半導体パッケージ及びその製造方法に関する。
【解決手段】本発明の実施形態による半導体パッケージは、第１側面を有する電気素子と、電気素子が位置するキャビティを有するコア基板と、を含み、コア基板は、コア基板の厚さ方向に対して傾き、キャビティを定義する第２側面を有する。 （もっと読む）

【課題】特定の機能を備えた半導体装置の高集積化及び小型化を図ることができるとともに、部品実装に係る製造工程の簡略化や効率化を図ることができる半導体装置内蔵基板モジュール、及び、その製造方法を提供する。
【解決手段】半導体装置内蔵基板モジュール１０は、コア基板２１に、ウエハレベルＣＳＰ構造の半導体装置３０が内蔵された基板装置部２０と、所望の機能を有する機能部であるコイル部５０とが、一体的に形成されるとともに、これらが、積層配線を構成する配線層やビア、貫通電極を介して、相互に電気的に接続された構成を有している。 （もっと読む）

【課題】 絶縁層が光の反射層となることができ、個片のセラミック基板への分割も容易な多数個取りセラミック基板および個片のセラミック基板を提供することにある。
【解決手段】 複数の基板領域２を有する母基板１と、母基板１の上面に、基板領域２の境界に沿って設けられた分割溝３とを備えており、母基板１が、第１のセラミック焼結体からなる絶縁層１ａと、第１のセラミック焼結体よりも結晶化温度が低い第２のセラミック焼結体からなる拘束層１ｂとが交互に、最上層が絶縁層１ａとなるように積層されて形成されているとともに、母基板１の上面に分割溝３に沿って、第２のセラミック焼結体からなる帯状拘束層４が付着している多数個取りセラミック基板９である。帯状拘束層４により、分割溝３が形成された部分における絶縁層１ａの収縮を抑制して分割溝３の変形を抑制できる。そのため、分割が容易な多数個取りセラミック基板９を提供できる。 （もっと読む）