コンデンサモジュール内蔵配線基板
【課題】製造コストが安く、接続信頼性に優れたコンデンサモジュール内蔵配線基板を提供すること。
【解決手段】コンデンサモジュール内蔵配線基板１０は、半導体チップ２１を表面実装するための複数の端子パッド４４が基板主面５１上に設けられるとともに、ＢＧＡ用パッド４８が基板裏面５２上に設けられている。ガラス基板１０２とそのガラス基板１０２の第２面１０６上に実装される複数のチップコンデンサ１０３とによってコンデンサモジュール１０１が構成される。コンデンサモジュール１０１は、基板主面５１上に設定された半導体チップ搭載領域２３の直下にて、チップコンデンサ１０３を実装していない第１面１０５側を基板主面５１側に向けた状態で内蔵される。
【解決手段】コンデンサモジュール内蔵配線基板１０は、半導体チップ２１を表面実装するための複数の端子パッド４４が基板主面５１上に設けられるとともに、ＢＧＡ用パッド４８が基板裏面５２上に設けられている。ガラス基板１０２とそのガラス基板１０２の第２面１０６上に実装される複数のチップコンデンサ１０３とによってコンデンサモジュール１０１が構成される。コンデンサモジュール１０１は、基板主面５１上に設定された半導体チップ搭載領域２３の直下にて、チップコンデンサ１０３を実装していない第１面１０５側を基板主面５１側に向けた状態で内蔵される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の樹脂絶縁層及び複数の導体層を積層して多層化した積層構造体を有し、コンデンサモジュールを内蔵したコンデンサモジュール内蔵配線基板に関するものである。
【背景技術】
【０００２】
コンピュータのマイクロプロセッサ等として使用される半導体チップは、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的に半導体チップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、半導体チップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、半導体チップをマザーボード上に直接的に接続することは困難である。そのため、通常は半導体チップを半導体チップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。この種のパッケージを構成する半導体チップ搭載用配線基板においては、半導体チップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサ（「キャパシタ」とも言う）を設けることが提案されている。例えば、コア基板内にコンデンサを埋め込んだ配線基板（例えば特許文献１，２参照）が従来提案されている。
【０００３】
特許文献１において、配線基板に内蔵されるコンデンサとしては、ビアアレイタイプのセラミックコンデンサが開示されている。このセラミックコンデンサは、複数のセラミック誘電体層と複数の内部電極層とを交互に積層して構成されている。セラミックコンデンサには、各セラミック誘電体層を貫通して各内部電極層と電気的に接続される複数のビア導体がアレイ状に配置されている。配線基板において、セラミックコンデンサは、半導体チップの搭載領域の真下に内蔵されている。このようにセラミックコンデンサを内蔵することで、半導体チップとセラミックコンデンサとをつなぐ配線が短くなる。また、高剛性で熱膨張率が小さいセラミックコンデンサによって半導体チップが支持されるため、配線基板の変形が抑えられる。
【０００４】
特許文献２では、複数のチップコンデンサの外部電極同士を電気的に接続して一体化し、それらチップコンデンサのユニットを基板本体部に埋め込むようした配線基板の製造方法が提案されている。
【０００５】
また、特許文献３では、半導体チップ取り付け用の開口部を備えたスティフナ（補強板）にコア層を有しないコアレス基板を装着した配線基板が開示されている。この配線基板では、コアレス基板における半導体チップの搭載面の裏側に、スティフナの開口部よりも大きなセラミック基板がはんだバンプを介して接続されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２５３６６８号公報
【特許文献２】特開２００９−８１１８３号公報
【特許文献３】特開２００５−３０２９２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、特許文献１に記載の配線基板において、比較的大きな半導体チップを搭載する場合、サイズの大きなセラミックコンデンサを内蔵する必要がある。サイズの大きなセラミックコンデンサを製造する場合、セラミックの焼成時において反りが大きくなり、電気的な歩留まりが悪化してしまう。このため、配線基板の製造コストが高くなる。また、反りが発生することでセラミックコンデンサにおける各表面電極の位置精度が悪くなるため、それら表面電極とビルドアップ層内のビア導体等との接続信頼性が悪化するといった問題も生じる。
【０００８】
また、特許文献２の配線基板のように、複数のチップコンデンサを内蔵する場合、コンデンサと充填樹脂との間で凹凸が生じ易く、半導体チップの実装時における接続不良などの不具合が生じてしまう。
【０００９】
さらに、特許文献３の配線基板では、コアレス基板とセラミック基板とがはんだバンプを介して接続されているためその平坦化が難しく、半導体チップの実装時に不具合を生じてしまう可能性がある。
【００１０】
本発明は上記の課題に鑑みてなされたものであり、その目的は、製造コストが安く、接続信頼性に優れたコンデンサモジュール内蔵配線基板を提供することにある。
【課題を解決するための手段】
【００１１】
そして上記課題を解決するための手段（手段１）としては、複数の樹脂絶縁層及び複数の導体層を積層して多層化した積層構造体を有し、半導体チップを表面実装するための複数の主面側接続端子が基板主面上に設けられるとともに、外部基板との電気的接続を図るための裏面側接続端子が前記基板主面の反対側にある基板裏面上に設けられた配線基板であって、少なくともチップ状のコンデンサを含むチップ部品と、第１面及び前記第１面の反対側にある第２面を有し、前記第２面上に前記チップ部品が実装され、前記第１面側に複数の端子電極が配置され、前記チップ部品と前記複数の端子電極とが複数の導体部により電気的に接続されている部品実装基板とからなるコンデンサモジュールを備え、前記コンデンサモジュールが、前記基板主面上に設定された半導体チップ搭載領域の直下にて、前記第１面側を前記基板主面側に向けた状態で内蔵されるとともに、前記複数の端子電極が前記複数の主面側接続端子と電気的に接続されていることを特徴とするコンデンサモジュール内蔵配線基板がある。
【００１２】
手段１に記載の発明によると、コンデンサモジュールを配線基板に内蔵することによって、半導体チップに近い位置にコンデンサを配置することができ、半導体チップの高速化が可能となる。また、部品実装基板の第１面は、チップ部品が実装されていない非実装面であり平坦面となっている。その第１面側を基板主面側に向けた状態でコンデンサモジュールを内蔵することで、部品実装基板によって半導体チップを確実に支持することができる。さらに、積層構造体における各樹脂絶縁層の硬化収縮に伴う凹凸が生じ難くなる。このため、基板主面上の半導体チップ搭載領域において、複数の主面側接続端子を均一な高さで形成することができ、半導体チップの実装時における接続不良を回避することができる。また、コンデンサモジュールは、比較的安価なチップコンデンサや部品実装基板を用いて構成できるため、配線基板の製造コストを低く抑えることができる。さらに、コンデンサモジュールは、比較的薄いチップ部品を部品実装基板に実装しているため、コンデンサモジュール内蔵配線基板の薄型化を容易に行うことができる。
【００１３】
なお、本発明において、「チップ状のコンデンサ」とは、チップ形状を有する積層コンデンサを広く指すものであって、例えば、対をなす表面電極を有する一般的なチップコンデンサに加えて、複数のビア電極がアレイ状に配置されたビアアレイタイプの積層コンデンサなどを含むものとする。「チップ状のコンデンサ」の材料は特に限定されないが、比較的大きな静電容量を得ることができるセラミックコンデンサであることが好ましい。また、部品実装基板に実装されるチップ部品としては、上記のチップ状のコンデンサ以外に、チップ抵抗やチップインダクタなどの部品を挙げることができる。なお、部品実装基板に実装されるチップ部品（チップ状のコンデンサを含む。）としては、リード端子を有しない表面実装用部品であることが好ましい。
【００１４】
コンデンサモジュール内蔵配線基板は、コア主面及びコア裏面を有し、コア主面上及びコア裏面上に積層構造体が設けられ、少なくともコア主面側に開口する収容部が設けられたコア基板を備え、コンデンサモジュールが収容部内に収容されていることが好ましい。このようにコア基板を設けることによって、コンデンサモジュール内蔵配線基板の剛性が増し、その配線基板の反りを防止できる。この結果、コンデンサモジュール内蔵配線基板における半導体チップの実装性が良好となる。
【００１５】
複数の導体部は、部品実装基板の第１面及び第２面間を貫通する複数のビア導体であり、複数の端子電極は、複数のビア導体における第１面側の端面または端面を覆うように第１面上にて形成された複数の第１面側電極部であることが好ましい。この場合、部品実装基板を貫通するビア導体やその端面を覆う第１面側電極部を介してコンデンサモジュールのチップ部品を半導体チップに接続することができる。この場合、チップ部品と半導体チップとをつなぐ配線パターンを短くすることができる。なお、導体部としては、ビア導体以外に部品実装基板の側面等に形成される導体パターンであってもよい。
【００１６】
複数のビア導体はフィルドビア導体であることが好ましい。この場合、ビア導体の端面やその端面を覆う第１面側電極部における凹凸を低く抑えることができる。また、フィルドビア導体とすることによりビア導体の抵抗が低くなるため、配線基板における電気特性を高めることができる。
【００１７】
部品実装基板は、複数のビア導体における第２面側の端面を覆うように第２面上にて形成された複数の第２面側電極部を備える。複数の第２面側電極部は、極性の異なるものが交互にかつアレイ状に配置され、１つの第２面側電極部に対して隣り合う２つのチップコンデンサの端子が共通で接続されていることが好ましい。このようにすると、部品実装基板の第２面上において、より多くのチップコンデンサを実装することができる。またこの場合、隣り合う第２面側電極部の極性が逆になり、それら第２面側電極部を介してビア導体を流れる電流の方向が互いに逆向きになる。このため、コンデンサモジュールにおけるインダクタンス成分の低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。
【００１８】
複数の第２面側電極部は、第２主面上の全域に形成されたチップコンデンサ実装用の電極部により構成されていてもよい。また、複数の第２面側電極部は、第２主面上の一部の領域に形成されたチップコンデンサ実装用の電極部と、それ以外の領域に形成されたチップコンデンサ以外のチップ部品を実装するための電極部とにより構成されていてもよい。このようにすると、コンデンサモジュールの部品実装基板において、必要な箇所にチップコンデンサを実装することができる。なお、チップコンデンサ実装用の電極部には、必ずしもチップコンデンサを実装しなくてもよく、一部の電極部にチップコンデンサを実装しない状態でコンデンサモジュールを構成してもよい。この場合、コンデンサモジュールの部品汎用性を高めることが可能となり、その部品コストを低く抑えることができる。また、第２主面上の全域にチップコンデンサ実装用の電極部が均等に配置されることにより、部品実装基板において均一な強度を確保することができ、部品実装基板における反りを防止することができる。
【００１９】
部品実装基板は、ガラスまたはガラスを含むセラミックからなることが好ましい。この場合、薄く剛性の高い部品実装基板を低コストで製造することができる。また、部品実装基板の熱膨張係数は、３ｐｐｍ／℃以上１０ｐｐｍ／℃以下であることが好ましい。このように部品実装基板の熱膨張係数を低くすることにより、リフロー時における熱膨張が少なくなり、配線基板の反りを低く抑えることが可能となる。
【００２０】
電極部は、例えば、銅、ニッケル、金などのめっき層にて形成され、その厚さが５μｍ以下であることが好ましい。また、第１面の平坦度は、５μｍ以下であることが好ましい。この場合、部品実装基板における第１面の凹凸を少なくすることができ、半導体チップの実装性が向上される。
【００２１】
部品実装基板の厚さ及びチップ部品の厚さは、ともに０．２ｍｍ以下であることが好ましく、コンデンサモジュールの全体厚さは、０．３ｍｍ以下であることがより好ましい。このようなコンデンサモジュールを用いることによってコンデンサモジュール内蔵配線基板を薄く形成することができる。
【００２２】
コンデンサモジュール内蔵配線基板において、チップ部品をはんだ接続するためのはんだ材料は、主面側接続端子に半導体チップをはんだ接続するためのはんだ材料よりも高融点の材料が用いられる。このようにすると、半導体チップの実装時に、コンデンサモジュールにおいてチップ部品を接続しているはんだが溶融するといった問題が回避され、コンデンサモジュール内蔵配線基板を確実に製造することができる。
【００２３】
コンデンサモジュール内蔵配線基板において、コア基板のコア主面と部品実装基板の第１面とが同一レベルとなるようにコンデンサモジュールを内蔵することが好ましい。この場合、コア基板内の収容部にコンデンサモジュールを確実に内蔵することができ、積層構造体における各樹脂絶縁層の硬化収縮に伴う凹凸を低く抑えることができる。
【００２４】
積層構造体を構成する複数の樹脂絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。樹脂絶縁層の形成材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。
【００２５】
積層構造体を構成する複数の導体層、主面側接続端子及び裏面側接続端子は、主として銅からなり、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。具体的に言うと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっきなどの手法が適用される。なお、スパッタやＣＶＤ等の手法により薄膜を形成した後にエッチングを行うことで導体層や各接続端子を形成したり、導電性ペースト等の印刷により導体層や各接続端子を形成したりすることも可能である。
【００２６】
また、各主面側接続端子に表面実装される半導体チップとしては、コンピュータのマイクロプロセッサとして使用されるＩＣチップ、ＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory ）などのＩＣチップを挙げることができる。
【図面の簡単な説明】
【００２７】
【図１】第１の実施の形態におけるコンデンサモジュール内蔵配線基板の概略構成を示す断面図。
【図２】第１の実施の形態におけるコンデンサモジュールを示す断面図。
【図３】第１の実施の形態におけるコンデンサモジュールを示す平面図。
【図４】コンデンサモジュールの製造方法を示す説明図。
【図５】コンデンサモジュールの製造方法を示す説明図。
【図６】コンデンサモジュールの製造方法を示す説明図。
【図７】コンデンサモジュール内蔵配線基板の製造方法を示す説明図。
【図８】コンデンサモジュール内蔵配線基板の製造方法を示す説明図。
【図９】コンデンサモジュール内蔵配線基板の製造方法を示す説明図。
【図１０】コンデンサモジュール内蔵配線基板の製造方法を示す説明図。
【図１１】コンデンサモジュール内蔵配線基板の製造方法を示す説明図。
【図１２】コンデンサモジュール内蔵配線基板の製造方法を示す説明図。
【図１３】コンデンサモジュール内蔵配線基板の製造方法を示す説明図。
【図１４】第２の実施の形態におけるコンデンサモジュール内蔵配線基板の概略構成を示す断面図。
【図１５】第２の実施の形態におけるコンデンサモジュールを示す断面図。
【図１６】別の実施の形態のコンデンサモジュールを示す平面図。
【図１７】別の実施の形態のコンデンサモジュールを示す平面図。
【図１８】別の実施の形態のコンデンサモジュールを示す要部断面図。
【図１９】別の実施の形態におけるコンデンサモジュール内蔵配線基板の概略構成を示す断面図。
【発明を実施するための形態】
【００２８】
［第１の実施の形態］
以下、本発明を具体化した第１の実施の形態を図面に基づき詳細に説明する。
【００２９】
図１に示されるように、本実施の形態の配線基板１０（コンデンサモジュール内蔵配線基板）は、半導体チップ搭載用の配線基板である。配線基板１０は、ガラスエポキシからなるコア基板１１と、コア基板１１のコア主面１２（図１では上面）上に形成される第１ビルドアップ層３１（積層構造体）と、コア基板１１のコア裏面１３（図１では下面）上に形成される第２ビルドアップ層３２（積層構造体）とからなる。
【００３０】
コア基板１１における複数個所には厚さ方向に貫通するスルーホール用孔１５が形成されており、スルーホール用孔１５内にはスルーホール導体１６が形成されている。スルーホール導体１６は、コア基板１１のコア主面１２側とコア裏面１３側とを接続している。また、コア基板１１のコア主面１２及びコア裏面１３には、銅からなる導体層４１がパターン形成されており、各導体層４１は、スルーホール導体１６に電気的に接続されている。
【００３１】
コア基板１１のコア主面１２上に形成された第１ビルドアップ層３１は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂絶縁層３３，３５と、銅からなる導体層４２とを交互に積層した構造を有している。樹脂絶縁層３５の上面５１（基板主面）上における複数箇所には、端子パッド４４（主面側接続端子）がアレイ状に形成されている。さらに、樹脂絶縁層３５の上面５１は、ソルダーレジスト３７によってほぼ全体的に覆われている。ソルダーレジスト３７の所定箇所には、端子パッド４４を露出させる開口部４６が形成されている。端子パッド４４の表面上には、複数のはんだバンプ４５が配設されている。各はんだバンプ４５は、矩形平板状をなす半導体チップ２１の面接続端子２２に電気的に接続されている。なお、各端子パッド４４及び各はんだバンプ４５が形成される領域は、半導体チップ２１を搭載可能な半導体チップ搭載領域２３である。また、樹脂絶縁層３３内には複数のビア導体４３が形成され、樹脂絶縁層３５内にも複数のビア導体４３が形成されている。各ビア導体４３は、導体層４１，４２及び端子パッド４４を相互に電気的に接続している。
【００３２】
コア基板１１のコア裏面１３上に形成された第２ビルドアップ層３２は、上述した第１ビルドアップ層３１とほぼ同じ構造を有している。即ち、第２ビルドアップ層３２は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂絶縁層３４，３６と、導体層４２とを交互に積層した構造を有している。樹脂絶縁層３４内には複数のビア導体４３が形成され、樹脂絶縁層３６内にも複数のビア導体４３が形成されている。樹脂絶縁層３６の下面５２（基板裏面）上における複数箇所には、ビア導体４３を介して導体層４２に電気的に接続されるＢＧＡ用パッド４８（裏面側接続端子）がアレイ状に形成されている。また、樹脂絶縁層３６の下面５２は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、ＢＧＡ用パッド４８を露出させる開口部４０が形成されている。ＢＧＡ用パッド４８の表面上には、図示しないマザーボード（外部基板）に対して電気的に接続可能な複数のはんだバンプ４９が配設されている。そして、各はんだバンプ４９により、図１に示される配線基板１０は図示しないマザーボード上に実装される。
【００３３】
コア基板１１は、縦２５ｍｍ×横２５ｍｍ×厚さ０．４ｍｍの平面視略矩形板状であり、コア主面１２の中央部及びコア裏面１３の中央部にて開口する平面視で矩形状の収容部９０を１つ有している。即ち、収容部９０は貫通穴である。なお、収容部９０は、縦１２ｍｍ×横１２ｍｍの寸法を有し、四隅にＲ１．０ｍｍの面取り部が形成されている。そして、収容部９０内には、コンデンサモジュール１０１が収容され、その隙間に樹脂充填部９２が充填されることでコンデンサモジュール１０１が固定されている。
【００３４】
コンデンサモジュール１０１は、縦１０ｍｍ×横１０ｍｍ×厚さ０．３ｍｍのサイズであり、コア基板１１において半導体チップ搭載領域２３の真下に内蔵されている。図２に示されるように、本実施の形態のコンデンサモジュール１０１は、ガラス基板１０２（部品実装基板）と、ガラス基板１０２上に実装される複数のチップコンデンサ１０３（チップ部品）とからなる。各チップコンデンサ１０３は、長さ０．６ｍｍ×幅０．３ｍｍ×厚さ０．１５ｍｍの薄型コンデンサである。
【００３５】
ガラス基板１０２は、縦１０ｍｍ×横１０ｍｍ×厚さ０．１２ｍｍの基板であり、第１面１０５（図２では上面）及びその第１面１０５の反対側にある第２面１０６（図２では下面）を有する。なお、半導体チップ搭載領域２３の面積（ＩＣチップ２１において面接続端子２２が形成される面の面積）は、コンデンサモジュール１０１の上面（ガラス基板１０２の第１面１０５）よりも小さくなるように設定されている。配線基板１０の厚さ方向から見た場合、半導体チップ搭載領域２３は、コンデンサモジュール１０１におけるガラス基板１０２の第１面１０５内に位置している。
【００３６】
本実施の形態のコンデンサモジュール１０１では、部品実装基板としてガラス基板１０２を用いたが、ガラス基板１０２以外に、例えばガラスを含んだセラミック基板を用いてもよい。なお、部品実装基板としては、熱膨張係数が３ｐｐｍ／℃以上１０ｐｐｍ／℃以下の基板が用いられる。
【００３７】
ガラス基板１０２には、第１面１０５及び第２面１０６間を貫通する複数のビア導体１１０（導体部）が形成されている。本実施の形態におけるビア導体１１０は、フィルドビア導体である。ガラス基板１０２の第１面１０５上には、各ビア導体１１０の第１面１０５側の端面を覆うように第１端子電極１１１（第１面側電極部）が複数形成されている。各第１端子電極１１１は、第１面１０５上の全域に形成されており、極性の異なるもの交互にかつアレイ状に配置されている。
【００３８】
ガラス基板１０２の第２面１０６上には、各ビア導体１１０の第２面１０６側の端面を覆うように第２端子電極１１２（第２面側電極部）が複数形成されている。図３に示されるように、各第２端子電極１１２は、第２面１０６上の全域に形成されており、極性の異なるもの交互にかつアレイ状に配置されている。そして、ガラス基板１０２の第２面１０６上において、左右の両端側に配置される第２端子電極１１２には、１つのチップコンデンサ１０３の端子が接続されるとともに、内側に配置される各第２端子電極１１２には、１つの端子電極１１２に対して隣り合う２つのチップコンデンサ１０３の端子が共通に接続されている。各チップコンデンサ１０３の端子は、はんだを用いて各第２端子電極１１２に接続される。このチップコンデンサ１０３をはんだ接続するためのはんだ材料は、半導体チップ２１をはんだ接続するためのはんだ材料よりも高融点の材料が用いられている。
【００３９】
第１端子電極１１１及び第２端子電極１１２は、縦０．４ｍｍ×横０．４ｍｍ×厚さ４μｍ程度の端子であり、銅（Ｃｕ）−ニッケル（Ｎｉ）−金（Ａｕ）のめっき層によって形成されている。なお、第１端子電極１１１は、はんだ接続される端子ではないため、銅めっき層のみにて形成されていてもよい。
【００４０】
図１に示されるように、コンデンサモジュール１０１は、ガラス基板１０２にてチップコンデンサ１０３が実装されていない第１面１０５を基板主面５１側（コア主面１２と同じ側）に向けた状態でコア基板１１の収容部９０に収容されている。本実施の形態の配線基板１０では、コア基板１１のコア主面１２とガラス基板１０２の第１面１０５とが同一レベルとなるようにコンデンサモジュール１０１が内蔵されている。そして、ガラス基板１０２の第１端子電極１１１は、第１ビルドアップ層３１におけるビア導体４３や導体層４２を介して端子パッド４４に接続され、さらにはんだバンプ４５を介して半導体チップ２１に接続されている。
【００４１】
本実施の形態のコンデンサモジュール１０１は、以下の手法で製造される。
【００４２】
まず、縦３００ｍｍ×横３００ｍｍ×厚さ０．１２ｍｍのガラス基板１０２を準備する。そして、エキシマレーザなどのレーザ加工装置を用いてビア穴加工を行い、ガラス基板１０２の表裏面を貫通するφ０．１ｍｍのビア穴１２０を所定の位置に形成する（図４参照）。その後、無電解めっき及び電解めっきを行い、ビア穴１２０内に銅めっきからなるビア導体１１０を形成する。次に、ガラス基板１０２の表面研磨を行って、ガラス基板１０２の表面に形成されためっき層を除去するとともに、ビア導体１１０の端面とガラス基板１０２の表面とが同一面となるようビア導体１１０の端面を研磨する（図５参照）。そして、周知のめっき工程を行うことにより、ガラス基板１０２の第１面１０５及び第２面１０６に、銅−ニッケル−金のめっき層からなる第１端子電極１１１及び第２端子電極１１２を形成する（図６参照）。
【００４３】
さらに、ガラス基板１０２の第２端子電極１１２の表面にはんだペースト（はんだ材料）を塗布し、その端子電極１１２とチップコンデンサ１０３の端子とを位置合わせしてリフローする。このリフローを行うことにより、各チップコンデンサ１０３をガラス基板１０２の各第２端子電極１１２にはんだを用いて接続する。この後、ガラス基板１０２を所定サイズ（縦１０ｍｍ×横１０ｍｍのサイズ）に切断することにより、図２に示すコンデンサモジュール１０１が得られる。
【００４４】
次に、本実施の形態の配線基板１０の製造方法について述べる。
【００４５】
まず、基材の両面に銅箔（厚さ５０μｍ程度）が貼付された銅張積層板を準備する。そして、ドリル機を用いて孔あけ加工を行い、銅張積層板の表裏面を貫通するスルーホール用孔１５を所定位置にあらかじめ形成しておく。なお、銅張積層板の基材は、後にコア基板１１となる部分であり、ガラスエポキシ樹脂にて形成されている。そして、銅張積層板のスルーホール用孔１５の内面に対する無電解銅めっき及び電解銅めっきを行うことで、スルーホール用孔１５内にスルーホール導体１６を形成する。次に、銅張積層板の両面上にドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行う。これにより、銅張積層板の両面に所定のパターンのエッチングレジストを形成する。この状態で、銅張積層板上の銅箔及び銅めっき層に対してエッチングによるパターニングを行うことにより、コア基板１１となる基材の両面にスルーホール導体１６に繋がる導体層４１を形成する。その後、エッチングレジストを除去する。さらに、図７に示されるように、コア基板１１に対して、ルータ加工を行うことにより、コア主面１２及びコア裏面１３にて開口する収容部９０を形成する。以上の工程を行うことで、収容部９０、スルーホール導体１６及び導体層４１を有するコア基板１１を準備する。
【００４６】
そして、剥離可能な粘着テープ１３０をコア基板１１のコア主面１２側に貼り付け、収容部９０のコア主面側開口をシールする（図８参照）。その後、マウント装置を用いて、ガラス基板１０２の第１面１０５とコア主面１２とを同じ側に向けた状態で収容部９０内にコンデンサモジュール１０１を収容する（図９参照）。このとき、粘着テープ１３０の粘着面に、コンデンサモジュール１０１が貼り付けられて仮固定される。
【００４７】
そして、この状態において、ディスペンサ装置を用いて、収容部９０内に熱硬化性樹脂製の樹脂充填部９２を充填する。その後、加熱処理を行うと、樹脂充填部９２が硬化して、コンデンサモジュール１０１が収容部９０内に固定される（図１０参照）。そして、粘着テープ１３０を剥離する。
【００４８】
次に、従来周知の手法に基づいてコア主面１２の上に第１ビルドアップ層３１を形成するとともに、コア裏面１３の上に第２ビルドアップ層３２を形成する。具体的には、コア主面１２側とコア裏面１３側とに、エポキシ樹脂を主成分とするシート状の樹脂絶縁層３３，３４を貼り付け、樹脂絶縁層３３，３４をある程度硬化させる。そして、例えばエキシマレーザやＵＶレーザやＣＯ２レーザなどを用いてレーザ加工を施すことによって、樹脂絶縁層３３，３４の所定の位置にビア穴１３１を形成する（図１１参照）。次いで、過マンガン酸カリウム溶液などのエッチング液を用いて各ビア穴１３１内のスミアを除去するデスミア工程を行う。なお、デスミア工程としては、エッチング液を用いた処理以外に、例えばＯ２プラズマによるプラズマアッシングの処理を行ってもよい。
【００４９】
デスミア工程の後、従来公知の手法に従って無電解銅めっきを行うことで、各ビア穴１３１内及び樹脂絶縁層３３，３４の表面に全面めっき層を形成する。そして、樹脂絶縁層３３，３４にめっきレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行う。この結果、ビア穴１３１や導体層４２の形成位置に開口部を有する所定パターンのめっきレジストを樹脂絶縁層３３，３４の表面に形成する。
【００５０】
その後、めっきレジストを形成した状態で選択的に電解銅めっきを行う。そして、めっきレジストを樹脂絶縁層３３，３４から剥離した後、エッチングを行い、全面めっき層を除去する。この結果、樹脂絶縁層３３，３４にビア導体４３が形成されるとともに、そのビア導体４３に繋がる導体層４２が樹脂絶縁層３３，３４の上に形成される（図１２参照）。
【００５１】
また、他の樹脂絶縁層３５，３６、導体層４２、及び各パッド４４，４８についても、上述した樹脂絶縁層３３，３４及び導体層４２と同様の手法によって形成し、樹脂絶縁層３３，３４上に積層する。次に、樹脂絶縁層３５，３６上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト３７，３８を形成する。その後、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト３７，３８に開口部４６，４０をパターニングする（図１３参照）。
【００５２】
そして、樹脂絶縁層３５上に形成された複数の端子パッド４４上に、はんだバンプ４５を形成する。具体的には、図示しないはんだボール搭載装置を用いて各端子パッド４４上にはんだボールを配置した後、はんだボールを所定の温度に加熱してリフローすることにより、各端子パッド４４上にはんだバンプ４５を形成する。同様に、樹脂絶縁層３６上に形成された複数のＢＧＡ用パッド４８上に、はんだバンプ４９を形成する。以上の工程を経ることで図１のコンデンサモジュール内蔵配線基板１０が製造される。
【００５３】
上記の方法で製造したコンデンサモジュール内蔵配線基板１０について、コプラナリティ（平坦度）測定や超音波探傷試験を行い、配線基板１０の信頼性を評価した。その評価結果を表１に示す。また、比較例として、複数のコンデンサチップを単体で基板に内蔵した従来の配線基板についても、同様にコプラナリティ測定や超音波探傷試験を行った。従来の配線基板の評価結果も表１に示している。
【００５４】
なお、コプラナリティ測定については、半導体チップ２１を実装するための複数の端子パッド４４にはんだバンプ４５を形成し、それらはんだバンプ４５の高さに基づいて、半導体チップ搭載領域２３におけるコプラナリティを測定した。また、超音波探傷試験については、最高温度が２５５℃となるように加熱したリフロー工程を各配線基板１０に対して１０回行った後、基板内部において樹脂剥がれ等によるボイド（空隙）の有無を超音波エコーによって確認した。超音波探傷試験は、それぞれ１０個の配線基板１０について確認した。
【表１】
【００５５】
表１に示されるように、個々のチップコンデンサを内蔵した従来の配線基板については各コンデンサと充填樹脂との間で凹凸が生じるため、半導体チップ搭載領域２３のコプラナリティは２５μｍであった。これに対して、コンデンサモジュール１０１を内蔵した本実施の形態の配線基板１０は、半導体チップ搭載領域２３のコプラナリティが７μｍであり低く抑えることができた。
【００５６】
また、従来の配線基板に対する超音波探傷試験では、１０個中４個の配線基板でボイドの超音波エコーが確認された。これに対して、本実施の形態の配線基板１０に対する超音波探傷試験では、全ての配線基板１０でボイドの超音波エコーは確認されなかった。
【００５７】
従って、本実施の形態によれば以下の効果を得ることができる。
【００５８】
（１）本実施の形態の配線基板１０では、基板主面５１上に設定された半導体チップ搭載領域２３の直下にコンデンサモジュール１０１が内蔵されている。従って、半導体チップ２１に近い位置にチップコンデンサ１０３を配置することができ、半導体チップ２１の高速化が可能となる。また、コンデンサモジュール１０１のガラス基板１０２の第１面１０５は、チップコンデンサ１０３が実装されていない非実装面であり平坦面となっている。配線基板１０では、その第１面１０５側を基板主面５１側に向けた状態でコンデンサモジュール１０１を内蔵することにより、ガラス基板１０２によって半導体チップ２１を確実に支持することができる。さらに、配線基板１０において、第１ビルドアップ層３１における各樹脂絶縁層３３，３５の硬化収縮に伴う凹凸が生じ難くなる。このため、基板主面５１上の半導体チップ搭載領域２３において複数の端子パッド４４を均一な高さで形成することができ、半導体チップ２１の実装時における接続不良を回避することができる。
（２）本実施の形態において、コンデンサモジュール１０１は、比較的安価なチップコンデンサ１０３やガラス基板１０２を用いて構成される。このため、ビアアレイタイプのセラミックコンデンサを内蔵する場合と比較して、配線基板１０の製造コストを低く抑えることができる。さらに、コンデンサモジュール１０１は、比較的薄いチップコンデンサ１０３をガラス基板１０２に実装している。このため、ビアアレイタイプのセラミックコンデンサを内蔵した従来の配線基板と比較して、配線基板１０の薄型化を容易に行うことができる。
【００５９】
（３）本実施の形態の配線基板１０は、コア基板１１の収容部９０にコンデンサモジュール１０１が収容されている。このようにコア基板１１を設けることによって配線基板１０の剛性が増し、配線基板１０の反りを防止できる。この結果、配線基板１０における半導体チップ２１の実装性が良好となる。
【００６０】
（４）本実施の形態のコンデンサモジュール１０１では、ガラス基板１０２の第１面１０５及び第２面１０６間を貫通する複数のビア導体１１０が形成されている。そして、それらビア導体１１０とその端面に設けられた端子電極１１１，１１２を介してチップコンデンサ１０３を半導体チップ２１に接続することができる。このようにすれば、各チップコンデンサ１０３と半導体チップ２１とをつなぐ配線パターンを短くすることができる。
【００６１】
（５）本実施の形態のコンデンサモジュール１０１では、ガラス基板１０２に形成される各ビア導体１１０はフィルドビア導体であるので、ビア導体１１０の端面やその端面を覆う各端子電極１１１，１１２における凹凸を低く抑えることができる。また、フィルドビア導体とすることによりビア導体１１０の抵抗が低くなるため、配線基板１０における電気特性を高めることができる。
【００６２】
（６）本実施の形態のコンデンサモジュール１０１において、複数の第２端子電極１１２は、極性の異なるものが交互にかつアレイ状に配置され、１つの第２端子電極１１２に対して隣り合う２つのチップコンデンサ１０３の端子が共通で接続されている。このようにすると、ガラス基板１０２の第２面１０６上において、より多くのチップコンデンサ１０３を実装することができる。またこの場合、隣り合う第２端子電極１１２の極性が逆になり、それら第２端子電極１１２を介してビア導体１１０を流れる電流の方向が互いに逆向きになる。このため、コンデンサモジュール１０１におけるインダクタンス成分の低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。
【００６３】
（７）本実施の形態のコンデンサモジュール１０１において、複数の第２端子電極１１２は、第２面１０６上の全域に均等に配置されるので、ガラス基板１０２において均一な強度を確保することができ、ガラス基板１０２における反りを防止することができる。
【００６４】
（８）従来の配線基板のように複数のコンデンサチップを単体で内蔵する場合、部品内蔵時において個々のチップコンデンサの位置合わせを行う必要があり、製造工程が煩雑になる。これに対して、本実施の形態の配線基板１０では、コンデンサモジュール１０１の内蔵時に、ガラス基板１０２の位置合わせを行うことにより、各チップコンデンサ１０３に対応した各端子電極１１１の位置を容易かつ高精度に設定することができる。この結果、ビルドアップ工程において、各端子電極１１１に対するビア導体４３の接続を確実に行うことができる。
［第２の実施の形態］
【００６５】
以下、本発明をコンデンサモジュール内蔵配線基板に具体化した第２の実施の形態を図面に基づき詳細に説明する。図１４は、本実施の形態の配線基板１０Ａの概略構成を示す断面図である。本実施の形態では、配線基板１０Ａに内蔵されるコンデンサモジュール１０１Ａの構成が上記第１の実施の形態と異なる。
【００６６】
本実施の形態のコンデンサモジュール１０１Ａでは、チップコンデンサ１０３に代えて、ビアアレイタイプのセラミックコンデンサ２０１がガラス基板１０２の第２面１０６上に実装されている。セラミックコンデンサ２０１は、縦７．０ｍｍ×横７．０ｍｍ×厚さ０．２ｍｍの平面視略矩形板状であり、半導体チップ２１の平面サイズよりも小さいチップ部品である。
【００６７】
図１５に示されるように、セラミックコンデンサ２０１は、コンデンサ主面２０２（図１５では上面）及びコンデンサ裏面２０３（図１５では下面）を有している。セラミックコンデンサ２０１は、複数の内部電極層２０４及び複数のセラミック誘電体層２０５を積層して構成されている。このセラミックコンデンサ２０１には、その厚さ方向に延びて複数の内部電極層２０４に接続される複数のコンデンサ内ビア導体２０６が全体としてアレイ状に配設けられている。そして、セラミックコンデンサ２０１のコンデンサ主面２０２上には、コンデンサ内ビア導体２０６におけるコンデンサ主面２０２側の端面に接続される表面電極２０７が複数形成されている。また、セラミックコンデンサ２０１のコンデンサ裏面２０３上には、コンデンサ内ビア導体２０６におけるコンデンサ裏面２０３側の端面に接続される裏面電極２０８が複数形成されている。各表面電極２０７及び各裏面電極２０８は、φ０．３５ｍｍの円形電極であり、銅（Ｃｕ）−ニッケル（Ｎｉ）のめっき層にて形成されている。各表面電極２０７及び各裏面電極２０８は全体としてアレイ状に配置され、それら電極２０７,２０８の中心間距離の最小は０．７ｍｍとなっている。
【００６８】
ガラス基板１０２には、第１面１０５及び第２面１０６間を貫通する複数のビア導体１１０が形成されている。ガラス基板１０２の第１面１０５上には、各ビア導体１１０の第１面１０５側の端面を覆うように第１端子電極１１１が複数形成されている。ガラス基板１０２の第２面１０６上には、ビア導体１１０の第２面１０６側の端面を覆うように第２端子電極１１２Ａが複数形成されている。本実施の形態の第２端子電極１１２Ａは、φ０．２５ｍｍの円形電極であり、銅（Ｃｕ）−ニッケル（Ｎｉ）−金（Ａｕ）のめっき層にて形成されている。各第２端子電極１１２Ａは、第２面１０６上の全域に形成されており、極性の異なるもの交互にかつアレイ状に配置されている。そして、これら第２端子電極１１２Ａにセラミックコンデンサ２０１の各表面電極２０７がはんだを用いて接続されている。
【００６９】
図１４に示されるように、コンデンサモジュール１０１Ａは、ガラス基板１０２にてセラミックコンデンサ２０１が実装されていない第１面１０５を基板主面５１側（コア主面１２と同じ側）に向けた状態でコア基板１１の収容部９０に収容されている。そして、ガラス基板１０２の各第１端子電極１１１は、第１ビルドアップ層３１におけるビア導体４３や導体層４２を介して端子パッド４４に接続され、さらにはんだバンプ４５を介して半導体チップ２１に接続されている。また、セラミックコンデンサ２０１の裏面電極２０８は、第２ビルドアップ層３２におけるビア導体４３や導体層４２を介してＢＧＡ用パッド４８に接続される。
【００７０】
本実施の形態の配線基板１０Ａでは、コンデンサモジュール１０１Ａにおいて、ガラス基板１０２に実装されるチップ部品がセラミックコンデンサ２０１であり、他の構成は第１の実施の形態と同じである。従って、本実施の形態の配線基板１０Ａも、第１の実施の形態と同様の手法で製造される。
【００７１】
本実施の形態によれば以下の効果を得ることができる。
【００７２】
（１）本実施の形態の配線基板１０Ａにおいても、セラミックコンデンサ２０１が実装されていないガラス基板１０２の第１面１０５側を基板主面５１側に向けた状態でコンデンサモジュール１０１Ａが内蔵されている。このため、ガラス基板１０２の第１面１０５によって半導体チップ２１を確実に支持することができる。さらに、配線基板１０Ａにおいて、第１ビルドアップ層３１における各樹脂絶縁層３３，３５の硬化収縮に伴う凹凸が生じ難くなる。このため、基板主面５１上の半導体チップ搭載領域２３において複数の端子パッド４４を均一な高さで形成することができ、半導体チップ２１の実装時における接続不良を回避することができる。
【００７３】
（２）本実施の形態の配線基板１０Ａでは、従来の配線基板のように半導体チップ２１よりもサイズの大きなセラミックコンデンサを内蔵する必要がなく、半導体チップ２１よりもサイズが小さなセラミックコンデンサ２０１を用いることができる。従って、セラミックコンデンサ２０１は、セラミック焼成時における反りの影響が少なくなり、電気的な歩留まりが向上される。またこの場合、セラミックコンデンサ２０１の部品コストが安くなるため、配線基板１０Ａの製造コストを低く抑えることができる。
【００７４】
（３）本実施の形態では、ガラス基板１０２において、第２面１０６上の第２端子電極１１２にセラミックコンデンサ２０１の表面電極２０７が接続され、第１面１０５上の第１端子電極１１１にビルドアップ層３１内のビア導体４３が接続されている。つまり、本実施の形態の配線基板１０Ａでは、従来の配線基板のようにセラミックコンデンサ２０１の表面電極２０７にビルドアップ層３１内のビア導体４３を直接接続する必要がない。このようにガラス基板１０２を介在させることで、セラミックコンデンサ２０１の反りによる位置や高さバラツキの影響を緩和することができ、配線基板１０Ａにおける接続信頼性を高めることができる。
【００７５】
なお、本発明の各実施の形態は以下のように変更してもよい。
【００７６】
・上記第１実施の形態のコンデンサモジュール１０１では、ガラス基板１０２の第２面１０６における全域にチップコンデンサ実装用の第２端子電極１１２を形成し、これら全ての端子電極１１２にチップコンデンサ１０３を実装していたが、これに限定されるものではない。具体的には、半導体チップ２１においてコンデンサ接続が必要な箇所（例えば、ＣＰＵやＩ／Ｏが配設される箇所）に対応した位置の端子電極１１２にチップコンデンサ１０３を実装するようにコンデンサモジュールを形成してもよい。例えば、半導体チップ２１の中央部分にＣＰＵやＩ／Ｏが配設される場合、図１６に示されるように、ガラス基板１０２の第２面１０６において、中央部に配置される第２端子電極１１２にチップコンデンサ１０３を実装し、外周部に配置される一部の第１端子電極１１２にはチップコンデンサ１０３を実装しない状態でコンデンサモジュール１０１Ｂを構成する。このようにすると、コンデンサモジュール１０１Ｂの部品汎用性を高めることが可能となり、その部品コストを低く抑えることができる。また、第２面１０６上の全域に各第２端子電極１１２が均等に配置されることにより、ガラス基板１０２において均一な強度を確保することができ、ガラス基板１０２における反りを防止することができる。
【００７７】
・上記第１実施の形態のコンデンサモジュール１０１では、チップコンデンサ１０３のみを実装していたが、チップコンデンサ１０３以外のチップ部品を実装してもよい。その具体例を図１７に示している。図１７のコンデンサモジュール１０１Ｃでは、ガラス基板１０２の第２面１０６において、一部の領域（図１７では、中央部及び左上部の領域）にチップコンデンサ実装用の第２端子電極１１２が設けられ、それ以外の領域（図１７では、左下部及び右下部の領域）にチップコンデンサ以外のチップ部品を実装するための第２端子電極１１２Ｂ，１１２Ｃが設けられている。そして、ガラス基板１０２の第２面１０６において、中央部及び左上部の領域の各第２端子電極１１２にチップコンデンサ１０３が実装される。また、左下部の領域に形成された各端子電極１１２Ｂにチップ抵抗１４１が実装されるとともに、右下部の領域に形成された各端子電極１１２Ｃにアンテナ部品１４２が実装される。このコンデンサモジュール１０１Ｃでも、必要な部分のみにチップコンデンサ１０３を実装することができる。また、コンデンサモジュール１０１Ｃに実装されたチップ抵抗１４１やアンテナ部品１４２を半導体チップ２１に接続させることができるため、配線基板１０の多機能化を図ることができる。
【００７８】
・上記第２の実施の形態のコンデンサモジュール１０１Ａでは、１つのセラミックコンデンサ２０１をガラス基板１０２に実装するものであったが、複数のセラミックコンデンサ２０１をガラス基板１０２に実装してもよい。勿論、セラミックコンデンサ２０１以外に、チップコンデンサやチップ抵抗などの他のチップ部品を実装してコンデンサモジュールを構成してもよい。
【００７９】
・上記各実施の形態のコンデンサモジュール１０１，１０１Ａ，１０１Ｂ，１０１Ｃでは、ガラス基板１０２の第１面１０５上において、ビア導体１１０の端面を覆うように第１端子電極１１１（第１面側電極部）が形成され、その端子電極１１１に第１ビルドアップ層３１のビア導体４３が接続されるものであったが、これに限定されるものはでない。図１８に示されるコンデンサモジュール１０１Ｄのように、ガラス基板１０２の第１面１０５上において、第１面側電極部となる第１端子電極１１１を形成せずに、ビア導体１１０の端面に第１ビルドアップ層３１のビア導体４３を直接接続するように形成してもよい。この場合、ビア導体１１０の端面が端子電極として機能する。このようにコンデンサモジュール１０１Ｄを構成しても、基板主面５１上に形成される半導体チップ搭載領域２３のコプラナリティを低く抑えることができる。
【００８０】
・上記各実施の形態の配線基板１０，１０Ａでは、コア基板１１の収容部９０は、コア主面１２側及びコア裏面１３側に貫通する貫通穴であったが、コア主面１２側のみに開口する非貫通穴であってもよい。
【００８１】
・上記各実施の形態では、収容部９０とコンデンサモジュール１０１との隙間にディスペンサ装置を用いて樹脂充填部９２を充填していたが、第２ビルドアップ層３２の最下層に位置する樹脂絶縁層３４の一部を前記隙間に落とし込んでその隙間を埋めることによりコンデンサモジュール１０１をコア基板１１に固定してもよい。この場合、樹脂絶縁層３４が樹脂充填部９２を兼ねるため、樹脂充填部９２の形成に際して、樹脂絶縁層３４とは別の材料を準備しなくても済み、製造コストを抑えることができる。
【００８２】
・上記各実施の形態の配線基板１０，１０Ａでは、ガラス基板１０２の第１面１０５がコア主面１２と同一レベルとなるようコンデンサモジュール１０１，１０１Ａを収容部９０に内蔵していたが、これに限定されるものではない。コンデンサモジュール１０１，１０１Ａは、ガラス基板１０２の第１面１０５がコア主面１２に対して突出した位置となるように収容されていてもよいし、ガラス基板１０２の第１面１０５がコア主面１２に対して窪んだ位置となるように収容されていてもよい。
【００８３】
・上記実施の形態の配線基板１０では、コア基板１１にコンデンサモジュール１０１を内蔵するものであったが、これに限定されるものではない。例えば、図１９に示されるように、コア基板１１を含まずに形成したコアレス配線基板１０Ｂにコンデンサモジュール１０１を内蔵してもよい。図１９の配線基板１０Ｂは、同じ樹脂絶縁材料を主体とした複数の樹脂絶縁層１５０〜１５６と銅からなる複数の導体層４２とを交互に積層して多層化した積層構造体１６０を有している。この配線基板１０Ｂにおいても、上記実施の形態と同様に、基板主面５１上に半導体チップを実装するための複数の端子パッド４４が形成されるとともに、基板裏面５２上にマザーボードと接続するためのＢＧＡ用パッド４８が形成されている。また、複数の樹脂絶縁層１５１〜１５５には、導体層４２、端子パッド４４、ＢＧＡ用パッド４８等を接続するためのビア導体４３が形成されている。これらビア導体４３は、いずれも基板裏面５２側から基板主面５１側に向うに従って拡径した形状を有している。そして、配線基板１０Ｂでは、内層側の樹脂絶縁層１５３，１５４間に、ガラス基板１０２の第１面１０５を基板主面５１側に向けた状態でコンデンサモジュール１０１が内蔵されている。このようにしても、製造コストが安く、接続信頼性に優れたコンデンサモジュール内蔵配線基板１０Ｂを製造することができる。
【００８４】
・上記第２の実施の形態において、セラミックコンデンサ２０１の裏面電極２０８は、第２ビルドアップ層３２におけるビア導体４３と直接接続されるものであったが、ビア導体と直接接続されない裏面電極とすることもできる。また、セラミックコンデンサ２０１は、コンデンサ主面２０２及びコンデンサ裏面２０３に電極２０７，２０８が形成される、両面端子コンデンサであったが、コンデンサ主面２０２上にのみ表面電極２０７が形成され、コンデンサ裏面２０３上には電極２０８が形成されない片面端子コンデンサであってもよい。
【００８５】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した各実施の形態によって把握される技術的思想を以下に列挙する。
【００８６】
（１）手段１において、複数の導体部は、前記部品実装基板の前記第１面及び前記第２面間を貫通する複数のビア導体であり、前記複数の端子電極は、前記複数のビア導体における前記第１面側の端面を覆うように前記第１面上にて形成された複数の第１面側電極部であり、前記第１面側電極部の厚さは、５μｍ以下であることを特徴とするコンデンサモジュール内蔵配線基板。
【００８７】
（２）手段１において、複数の導体部は、前記部品実装基板の前記第１面及び前記第２面間を貫通する複数のビア導体であり、前記複数の端子電極は、前記複数のビア導体における前記第１面側の端面を覆うように前記第１面上にて形成された複数の第１面側電極部であり、前記ビア導体はフィルドビア導体であることを特徴とするコンデンサモジュール内蔵配線基板。
【００８８】
（３）手段１において、前記第１面の平坦度は、５μｍ以下であることを特徴とするコンデンサモジュール内蔵配線基板。
【００８９】
（４）手段１において、前記第１面上には部品が実装されていないことを特徴とするコンデンサモジュール内蔵配線基板。
【００９０】
（５）手段１において、前記部品実装基板の厚さ及び前記チップ部品の厚さは、ともに０．２ｍｍ以下であることを特徴とするコンデンサモジュール内蔵配線基板。
【００９１】
（６）手段１において、前記コンデンサモジュールの全体厚さは、０．３ｍｍ以下であることを特徴とするコンデンサモジュール内蔵配線基板。
【００９２】
（７）手段１において、前記部品実装基板の熱膨張係数は、３ｐｐｍ／℃以上１０ｐｐｍ／℃以下であることを特徴とするコンデンサモジュール内蔵配線基板。
【００９３】
（８）手段１において、前記チップ部品をはんだ接続するためのはんだ材料は、前記主面側接続端子に前記半導体チップをはんだ接続するためのはんだ材料よりも高融点の材料であることを特徴とするコンデンサモジュール内蔵配線基板。
【００９４】
（９）手段１において、前記コア基板の前記コア主面と前記部品実装基板の前記第１面とが同一レベルとなるように前記コンデンサモジュールを内蔵したことを特徴とするコンデンサモジュール内蔵配線基板。
【符号の説明】
【００９５】
１０，１０Ａ,１０Ｂ…コンデンサモジュール内蔵基板としての配線基板
１１…コア基板
１２…コア主面
１３…コア裏面
２１…半導体チップ
２３…半導体チップ搭載領域
３１…積層構造体としての第１ビルドアップ層
３２…積層構造体としての第２ビルドアップ層
３３〜３６，１５０〜１５６…樹脂絶縁層
４２…導体層
４４…主面側接続端子としての端子パッド
４８…裏面側接続端子としてのＢＧＡ用パッド
５１…基板主面としての上面
５２…基板裏面としての下面
９０…収容部
１０１，１０１Ａ〜１０１Ｄ…コンデンサモジュール
１０２…部品実装基板としてのガラス基板
１０３…チップ部品としてのチップコンデンサ
１０５…第１面
１０６…第２面
１１０…導体部としてのビア導体
１１１…第１面側電極部としての第１端子電極
１１２，１１２Ａ〜１１２Ｃ…第２面側電極部としての第２端子電極
１４１…チップ部品としてのチップ抵抗
１４２…チップ部品としてのアンテナ部品
１６０…積層構造体
２０１…チップ部品としてのセラミックコンデンサ
２０４…内部電極層
２０６…コンデンサ内ビア導体
【技術分野】
【０００１】
本発明は、複数の樹脂絶縁層及び複数の導体層を積層して多層化した積層構造体を有し、コンデンサモジュールを内蔵したコンデンサモジュール内蔵配線基板に関するものである。
【背景技術】
【０００２】
コンピュータのマイクロプロセッサ等として使用される半導体チップは、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的に半導体チップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、半導体チップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、半導体チップをマザーボード上に直接的に接続することは困難である。そのため、通常は半導体チップを半導体チップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。この種のパッケージを構成する半導体チップ搭載用配線基板においては、半導体チップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサ（「キャパシタ」とも言う）を設けることが提案されている。例えば、コア基板内にコンデンサを埋め込んだ配線基板（例えば特許文献１，２参照）が従来提案されている。
【０００３】
特許文献１において、配線基板に内蔵されるコンデンサとしては、ビアアレイタイプのセラミックコンデンサが開示されている。このセラミックコンデンサは、複数のセラミック誘電体層と複数の内部電極層とを交互に積層して構成されている。セラミックコンデンサには、各セラミック誘電体層を貫通して各内部電極層と電気的に接続される複数のビア導体がアレイ状に配置されている。配線基板において、セラミックコンデンサは、半導体チップの搭載領域の真下に内蔵されている。このようにセラミックコンデンサを内蔵することで、半導体チップとセラミックコンデンサとをつなぐ配線が短くなる。また、高剛性で熱膨張率が小さいセラミックコンデンサによって半導体チップが支持されるため、配線基板の変形が抑えられる。
【０００４】
特許文献２では、複数のチップコンデンサの外部電極同士を電気的に接続して一体化し、それらチップコンデンサのユニットを基板本体部に埋め込むようした配線基板の製造方法が提案されている。
【０００５】
また、特許文献３では、半導体チップ取り付け用の開口部を備えたスティフナ（補強板）にコア層を有しないコアレス基板を装着した配線基板が開示されている。この配線基板では、コアレス基板における半導体チップの搭載面の裏側に、スティフナの開口部よりも大きなセラミック基板がはんだバンプを介して接続されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２５３６６８号公報
【特許文献２】特開２００９−８１１８３号公報
【特許文献３】特開２００５−３０２９２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、特許文献１に記載の配線基板において、比較的大きな半導体チップを搭載する場合、サイズの大きなセラミックコンデンサを内蔵する必要がある。サイズの大きなセラミックコンデンサを製造する場合、セラミックの焼成時において反りが大きくなり、電気的な歩留まりが悪化してしまう。このため、配線基板の製造コストが高くなる。また、反りが発生することでセラミックコンデンサにおける各表面電極の位置精度が悪くなるため、それら表面電極とビルドアップ層内のビア導体等との接続信頼性が悪化するといった問題も生じる。
【０００８】
また、特許文献２の配線基板のように、複数のチップコンデンサを内蔵する場合、コンデンサと充填樹脂との間で凹凸が生じ易く、半導体チップの実装時における接続不良などの不具合が生じてしまう。
【０００９】
さらに、特許文献３の配線基板では、コアレス基板とセラミック基板とがはんだバンプを介して接続されているためその平坦化が難しく、半導体チップの実装時に不具合を生じてしまう可能性がある。
【００１０】
本発明は上記の課題に鑑みてなされたものであり、その目的は、製造コストが安く、接続信頼性に優れたコンデンサモジュール内蔵配線基板を提供することにある。
【課題を解決するための手段】
【００１１】
そして上記課題を解決するための手段（手段１）としては、複数の樹脂絶縁層及び複数の導体層を積層して多層化した積層構造体を有し、半導体チップを表面実装するための複数の主面側接続端子が基板主面上に設けられるとともに、外部基板との電気的接続を図るための裏面側接続端子が前記基板主面の反対側にある基板裏面上に設けられた配線基板であって、少なくともチップ状のコンデンサを含むチップ部品と、第１面及び前記第１面の反対側にある第２面を有し、前記第２面上に前記チップ部品が実装され、前記第１面側に複数の端子電極が配置され、前記チップ部品と前記複数の端子電極とが複数の導体部により電気的に接続されている部品実装基板とからなるコンデンサモジュールを備え、前記コンデンサモジュールが、前記基板主面上に設定された半導体チップ搭載領域の直下にて、前記第１面側を前記基板主面側に向けた状態で内蔵されるとともに、前記複数の端子電極が前記複数の主面側接続端子と電気的に接続されていることを特徴とするコンデンサモジュール内蔵配線基板がある。
【００１２】
手段１に記載の発明によると、コンデンサモジュールを配線基板に内蔵することによって、半導体チップに近い位置にコンデンサを配置することができ、半導体チップの高速化が可能となる。また、部品実装基板の第１面は、チップ部品が実装されていない非実装面であり平坦面となっている。その第１面側を基板主面側に向けた状態でコンデンサモジュールを内蔵することで、部品実装基板によって半導体チップを確実に支持することができる。さらに、積層構造体における各樹脂絶縁層の硬化収縮に伴う凹凸が生じ難くなる。このため、基板主面上の半導体チップ搭載領域において、複数の主面側接続端子を均一な高さで形成することができ、半導体チップの実装時における接続不良を回避することができる。また、コンデンサモジュールは、比較的安価なチップコンデンサや部品実装基板を用いて構成できるため、配線基板の製造コストを低く抑えることができる。さらに、コンデンサモジュールは、比較的薄いチップ部品を部品実装基板に実装しているため、コンデンサモジュール内蔵配線基板の薄型化を容易に行うことができる。
【００１３】
なお、本発明において、「チップ状のコンデンサ」とは、チップ形状を有する積層コンデンサを広く指すものであって、例えば、対をなす表面電極を有する一般的なチップコンデンサに加えて、複数のビア電極がアレイ状に配置されたビアアレイタイプの積層コンデンサなどを含むものとする。「チップ状のコンデンサ」の材料は特に限定されないが、比較的大きな静電容量を得ることができるセラミックコンデンサであることが好ましい。また、部品実装基板に実装されるチップ部品としては、上記のチップ状のコンデンサ以外に、チップ抵抗やチップインダクタなどの部品を挙げることができる。なお、部品実装基板に実装されるチップ部品（チップ状のコンデンサを含む。）としては、リード端子を有しない表面実装用部品であることが好ましい。
【００１４】
コンデンサモジュール内蔵配線基板は、コア主面及びコア裏面を有し、コア主面上及びコア裏面上に積層構造体が設けられ、少なくともコア主面側に開口する収容部が設けられたコア基板を備え、コンデンサモジュールが収容部内に収容されていることが好ましい。このようにコア基板を設けることによって、コンデンサモジュール内蔵配線基板の剛性が増し、その配線基板の反りを防止できる。この結果、コンデンサモジュール内蔵配線基板における半導体チップの実装性が良好となる。
【００１５】
複数の導体部は、部品実装基板の第１面及び第２面間を貫通する複数のビア導体であり、複数の端子電極は、複数のビア導体における第１面側の端面または端面を覆うように第１面上にて形成された複数の第１面側電極部であることが好ましい。この場合、部品実装基板を貫通するビア導体やその端面を覆う第１面側電極部を介してコンデンサモジュールのチップ部品を半導体チップに接続することができる。この場合、チップ部品と半導体チップとをつなぐ配線パターンを短くすることができる。なお、導体部としては、ビア導体以外に部品実装基板の側面等に形成される導体パターンであってもよい。
【００１６】
複数のビア導体はフィルドビア導体であることが好ましい。この場合、ビア導体の端面やその端面を覆う第１面側電極部における凹凸を低く抑えることができる。また、フィルドビア導体とすることによりビア導体の抵抗が低くなるため、配線基板における電気特性を高めることができる。
【００１７】
部品実装基板は、複数のビア導体における第２面側の端面を覆うように第２面上にて形成された複数の第２面側電極部を備える。複数の第２面側電極部は、極性の異なるものが交互にかつアレイ状に配置され、１つの第２面側電極部に対して隣り合う２つのチップコンデンサの端子が共通で接続されていることが好ましい。このようにすると、部品実装基板の第２面上において、より多くのチップコンデンサを実装することができる。またこの場合、隣り合う第２面側電極部の極性が逆になり、それら第２面側電極部を介してビア導体を流れる電流の方向が互いに逆向きになる。このため、コンデンサモジュールにおけるインダクタンス成分の低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。
【００１８】
複数の第２面側電極部は、第２主面上の全域に形成されたチップコンデンサ実装用の電極部により構成されていてもよい。また、複数の第２面側電極部は、第２主面上の一部の領域に形成されたチップコンデンサ実装用の電極部と、それ以外の領域に形成されたチップコンデンサ以外のチップ部品を実装するための電極部とにより構成されていてもよい。このようにすると、コンデンサモジュールの部品実装基板において、必要な箇所にチップコンデンサを実装することができる。なお、チップコンデンサ実装用の電極部には、必ずしもチップコンデンサを実装しなくてもよく、一部の電極部にチップコンデンサを実装しない状態でコンデンサモジュールを構成してもよい。この場合、コンデンサモジュールの部品汎用性を高めることが可能となり、その部品コストを低く抑えることができる。また、第２主面上の全域にチップコンデンサ実装用の電極部が均等に配置されることにより、部品実装基板において均一な強度を確保することができ、部品実装基板における反りを防止することができる。
【００１９】
部品実装基板は、ガラスまたはガラスを含むセラミックからなることが好ましい。この場合、薄く剛性の高い部品実装基板を低コストで製造することができる。また、部品実装基板の熱膨張係数は、３ｐｐｍ／℃以上１０ｐｐｍ／℃以下であることが好ましい。このように部品実装基板の熱膨張係数を低くすることにより、リフロー時における熱膨張が少なくなり、配線基板の反りを低く抑えることが可能となる。
【００２０】
電極部は、例えば、銅、ニッケル、金などのめっき層にて形成され、その厚さが５μｍ以下であることが好ましい。また、第１面の平坦度は、５μｍ以下であることが好ましい。この場合、部品実装基板における第１面の凹凸を少なくすることができ、半導体チップの実装性が向上される。
【００２１】
部品実装基板の厚さ及びチップ部品の厚さは、ともに０．２ｍｍ以下であることが好ましく、コンデンサモジュールの全体厚さは、０．３ｍｍ以下であることがより好ましい。このようなコンデンサモジュールを用いることによってコンデンサモジュール内蔵配線基板を薄く形成することができる。
【００２２】
コンデンサモジュール内蔵配線基板において、チップ部品をはんだ接続するためのはんだ材料は、主面側接続端子に半導体チップをはんだ接続するためのはんだ材料よりも高融点の材料が用いられる。このようにすると、半導体チップの実装時に、コンデンサモジュールにおいてチップ部品を接続しているはんだが溶融するといった問題が回避され、コンデンサモジュール内蔵配線基板を確実に製造することができる。
【００２３】
コンデンサモジュール内蔵配線基板において、コア基板のコア主面と部品実装基板の第１面とが同一レベルとなるようにコンデンサモジュールを内蔵することが好ましい。この場合、コア基板内の収容部にコンデンサモジュールを確実に内蔵することができ、積層構造体における各樹脂絶縁層の硬化収縮に伴う凹凸を低く抑えることができる。
【００２４】
積層構造体を構成する複数の樹脂絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。樹脂絶縁層の形成材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。
【００２５】
積層構造体を構成する複数の導体層、主面側接続端子及び裏面側接続端子は、主として銅からなり、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。具体的に言うと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっきなどの手法が適用される。なお、スパッタやＣＶＤ等の手法により薄膜を形成した後にエッチングを行うことで導体層や各接続端子を形成したり、導電性ペースト等の印刷により導体層や各接続端子を形成したりすることも可能である。
【００２６】
また、各主面側接続端子に表面実装される半導体チップとしては、コンピュータのマイクロプロセッサとして使用されるＩＣチップ、ＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory ）などのＩＣチップを挙げることができる。
【図面の簡単な説明】
【００２７】
【図１】第１の実施の形態におけるコンデンサモジュール内蔵配線基板の概略構成を示す断面図。
【図２】第１の実施の形態におけるコンデンサモジュールを示す断面図。
【図３】第１の実施の形態におけるコンデンサモジュールを示す平面図。
【図４】コンデンサモジュールの製造方法を示す説明図。
【図５】コンデンサモジュールの製造方法を示す説明図。
【図６】コンデンサモジュールの製造方法を示す説明図。
【図７】コンデンサモジュール内蔵配線基板の製造方法を示す説明図。
【図８】コンデンサモジュール内蔵配線基板の製造方法を示す説明図。
【図９】コンデンサモジュール内蔵配線基板の製造方法を示す説明図。
【図１０】コンデンサモジュール内蔵配線基板の製造方法を示す説明図。
【図１１】コンデンサモジュール内蔵配線基板の製造方法を示す説明図。
【図１２】コンデンサモジュール内蔵配線基板の製造方法を示す説明図。
【図１３】コンデンサモジュール内蔵配線基板の製造方法を示す説明図。
【図１４】第２の実施の形態におけるコンデンサモジュール内蔵配線基板の概略構成を示す断面図。
【図１５】第２の実施の形態におけるコンデンサモジュールを示す断面図。
【図１６】別の実施の形態のコンデンサモジュールを示す平面図。
【図１７】別の実施の形態のコンデンサモジュールを示す平面図。
【図１８】別の実施の形態のコンデンサモジュールを示す要部断面図。
【図１９】別の実施の形態におけるコンデンサモジュール内蔵配線基板の概略構成を示す断面図。
【発明を実施するための形態】
【００２８】
［第１の実施の形態］
以下、本発明を具体化した第１の実施の形態を図面に基づき詳細に説明する。
【００２９】
図１に示されるように、本実施の形態の配線基板１０（コンデンサモジュール内蔵配線基板）は、半導体チップ搭載用の配線基板である。配線基板１０は、ガラスエポキシからなるコア基板１１と、コア基板１１のコア主面１２（図１では上面）上に形成される第１ビルドアップ層３１（積層構造体）と、コア基板１１のコア裏面１３（図１では下面）上に形成される第２ビルドアップ層３２（積層構造体）とからなる。
【００３０】
コア基板１１における複数個所には厚さ方向に貫通するスルーホール用孔１５が形成されており、スルーホール用孔１５内にはスルーホール導体１６が形成されている。スルーホール導体１６は、コア基板１１のコア主面１２側とコア裏面１３側とを接続している。また、コア基板１１のコア主面１２及びコア裏面１３には、銅からなる導体層４１がパターン形成されており、各導体層４１は、スルーホール導体１６に電気的に接続されている。
【００３１】
コア基板１１のコア主面１２上に形成された第１ビルドアップ層３１は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂絶縁層３３，３５と、銅からなる導体層４２とを交互に積層した構造を有している。樹脂絶縁層３５の上面５１（基板主面）上における複数箇所には、端子パッド４４（主面側接続端子）がアレイ状に形成されている。さらに、樹脂絶縁層３５の上面５１は、ソルダーレジスト３７によってほぼ全体的に覆われている。ソルダーレジスト３７の所定箇所には、端子パッド４４を露出させる開口部４６が形成されている。端子パッド４４の表面上には、複数のはんだバンプ４５が配設されている。各はんだバンプ４５は、矩形平板状をなす半導体チップ２１の面接続端子２２に電気的に接続されている。なお、各端子パッド４４及び各はんだバンプ４５が形成される領域は、半導体チップ２１を搭載可能な半導体チップ搭載領域２３である。また、樹脂絶縁層３３内には複数のビア導体４３が形成され、樹脂絶縁層３５内にも複数のビア導体４３が形成されている。各ビア導体４３は、導体層４１，４２及び端子パッド４４を相互に電気的に接続している。
【００３２】
コア基板１１のコア裏面１３上に形成された第２ビルドアップ層３２は、上述した第１ビルドアップ層３１とほぼ同じ構造を有している。即ち、第２ビルドアップ層３２は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂絶縁層３４，３６と、導体層４２とを交互に積層した構造を有している。樹脂絶縁層３４内には複数のビア導体４３が形成され、樹脂絶縁層３６内にも複数のビア導体４３が形成されている。樹脂絶縁層３６の下面５２（基板裏面）上における複数箇所には、ビア導体４３を介して導体層４２に電気的に接続されるＢＧＡ用パッド４８（裏面側接続端子）がアレイ状に形成されている。また、樹脂絶縁層３６の下面５２は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、ＢＧＡ用パッド４８を露出させる開口部４０が形成されている。ＢＧＡ用パッド４８の表面上には、図示しないマザーボード（外部基板）に対して電気的に接続可能な複数のはんだバンプ４９が配設されている。そして、各はんだバンプ４９により、図１に示される配線基板１０は図示しないマザーボード上に実装される。
【００３３】
コア基板１１は、縦２５ｍｍ×横２５ｍｍ×厚さ０．４ｍｍの平面視略矩形板状であり、コア主面１２の中央部及びコア裏面１３の中央部にて開口する平面視で矩形状の収容部９０を１つ有している。即ち、収容部９０は貫通穴である。なお、収容部９０は、縦１２ｍｍ×横１２ｍｍの寸法を有し、四隅にＲ１．０ｍｍの面取り部が形成されている。そして、収容部９０内には、コンデンサモジュール１０１が収容され、その隙間に樹脂充填部９２が充填されることでコンデンサモジュール１０１が固定されている。
【００３４】
コンデンサモジュール１０１は、縦１０ｍｍ×横１０ｍｍ×厚さ０．３ｍｍのサイズであり、コア基板１１において半導体チップ搭載領域２３の真下に内蔵されている。図２に示されるように、本実施の形態のコンデンサモジュール１０１は、ガラス基板１０２（部品実装基板）と、ガラス基板１０２上に実装される複数のチップコンデンサ１０３（チップ部品）とからなる。各チップコンデンサ１０３は、長さ０．６ｍｍ×幅０．３ｍｍ×厚さ０．１５ｍｍの薄型コンデンサである。
【００３５】
ガラス基板１０２は、縦１０ｍｍ×横１０ｍｍ×厚さ０．１２ｍｍの基板であり、第１面１０５（図２では上面）及びその第１面１０５の反対側にある第２面１０６（図２では下面）を有する。なお、半導体チップ搭載領域２３の面積（ＩＣチップ２１において面接続端子２２が形成される面の面積）は、コンデンサモジュール１０１の上面（ガラス基板１０２の第１面１０５）よりも小さくなるように設定されている。配線基板１０の厚さ方向から見た場合、半導体チップ搭載領域２３は、コンデンサモジュール１０１におけるガラス基板１０２の第１面１０５内に位置している。
【００３６】
本実施の形態のコンデンサモジュール１０１では、部品実装基板としてガラス基板１０２を用いたが、ガラス基板１０２以外に、例えばガラスを含んだセラミック基板を用いてもよい。なお、部品実装基板としては、熱膨張係数が３ｐｐｍ／℃以上１０ｐｐｍ／℃以下の基板が用いられる。
【００３７】
ガラス基板１０２には、第１面１０５及び第２面１０６間を貫通する複数のビア導体１１０（導体部）が形成されている。本実施の形態におけるビア導体１１０は、フィルドビア導体である。ガラス基板１０２の第１面１０５上には、各ビア導体１１０の第１面１０５側の端面を覆うように第１端子電極１１１（第１面側電極部）が複数形成されている。各第１端子電極１１１は、第１面１０５上の全域に形成されており、極性の異なるもの交互にかつアレイ状に配置されている。
【００３８】
ガラス基板１０２の第２面１０６上には、各ビア導体１１０の第２面１０６側の端面を覆うように第２端子電極１１２（第２面側電極部）が複数形成されている。図３に示されるように、各第２端子電極１１２は、第２面１０６上の全域に形成されており、極性の異なるもの交互にかつアレイ状に配置されている。そして、ガラス基板１０２の第２面１０６上において、左右の両端側に配置される第２端子電極１１２には、１つのチップコンデンサ１０３の端子が接続されるとともに、内側に配置される各第２端子電極１１２には、１つの端子電極１１２に対して隣り合う２つのチップコンデンサ１０３の端子が共通に接続されている。各チップコンデンサ１０３の端子は、はんだを用いて各第２端子電極１１２に接続される。このチップコンデンサ１０３をはんだ接続するためのはんだ材料は、半導体チップ２１をはんだ接続するためのはんだ材料よりも高融点の材料が用いられている。
【００３９】
第１端子電極１１１及び第２端子電極１１２は、縦０．４ｍｍ×横０．４ｍｍ×厚さ４μｍ程度の端子であり、銅（Ｃｕ）−ニッケル（Ｎｉ）−金（Ａｕ）のめっき層によって形成されている。なお、第１端子電極１１１は、はんだ接続される端子ではないため、銅めっき層のみにて形成されていてもよい。
【００４０】
図１に示されるように、コンデンサモジュール１０１は、ガラス基板１０２にてチップコンデンサ１０３が実装されていない第１面１０５を基板主面５１側（コア主面１２と同じ側）に向けた状態でコア基板１１の収容部９０に収容されている。本実施の形態の配線基板１０では、コア基板１１のコア主面１２とガラス基板１０２の第１面１０５とが同一レベルとなるようにコンデンサモジュール１０１が内蔵されている。そして、ガラス基板１０２の第１端子電極１１１は、第１ビルドアップ層３１におけるビア導体４３や導体層４２を介して端子パッド４４に接続され、さらにはんだバンプ４５を介して半導体チップ２１に接続されている。
【００４１】
本実施の形態のコンデンサモジュール１０１は、以下の手法で製造される。
【００４２】
まず、縦３００ｍｍ×横３００ｍｍ×厚さ０．１２ｍｍのガラス基板１０２を準備する。そして、エキシマレーザなどのレーザ加工装置を用いてビア穴加工を行い、ガラス基板１０２の表裏面を貫通するφ０．１ｍｍのビア穴１２０を所定の位置に形成する（図４参照）。その後、無電解めっき及び電解めっきを行い、ビア穴１２０内に銅めっきからなるビア導体１１０を形成する。次に、ガラス基板１０２の表面研磨を行って、ガラス基板１０２の表面に形成されためっき層を除去するとともに、ビア導体１１０の端面とガラス基板１０２の表面とが同一面となるようビア導体１１０の端面を研磨する（図５参照）。そして、周知のめっき工程を行うことにより、ガラス基板１０２の第１面１０５及び第２面１０６に、銅−ニッケル−金のめっき層からなる第１端子電極１１１及び第２端子電極１１２を形成する（図６参照）。
【００４３】
さらに、ガラス基板１０２の第２端子電極１１２の表面にはんだペースト（はんだ材料）を塗布し、その端子電極１１２とチップコンデンサ１０３の端子とを位置合わせしてリフローする。このリフローを行うことにより、各チップコンデンサ１０３をガラス基板１０２の各第２端子電極１１２にはんだを用いて接続する。この後、ガラス基板１０２を所定サイズ（縦１０ｍｍ×横１０ｍｍのサイズ）に切断することにより、図２に示すコンデンサモジュール１０１が得られる。
【００４４】
次に、本実施の形態の配線基板１０の製造方法について述べる。
【００４５】
まず、基材の両面に銅箔（厚さ５０μｍ程度）が貼付された銅張積層板を準備する。そして、ドリル機を用いて孔あけ加工を行い、銅張積層板の表裏面を貫通するスルーホール用孔１５を所定位置にあらかじめ形成しておく。なお、銅張積層板の基材は、後にコア基板１１となる部分であり、ガラスエポキシ樹脂にて形成されている。そして、銅張積層板のスルーホール用孔１５の内面に対する無電解銅めっき及び電解銅めっきを行うことで、スルーホール用孔１５内にスルーホール導体１６を形成する。次に、銅張積層板の両面上にドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行う。これにより、銅張積層板の両面に所定のパターンのエッチングレジストを形成する。この状態で、銅張積層板上の銅箔及び銅めっき層に対してエッチングによるパターニングを行うことにより、コア基板１１となる基材の両面にスルーホール導体１６に繋がる導体層４１を形成する。その後、エッチングレジストを除去する。さらに、図７に示されるように、コア基板１１に対して、ルータ加工を行うことにより、コア主面１２及びコア裏面１３にて開口する収容部９０を形成する。以上の工程を行うことで、収容部９０、スルーホール導体１６及び導体層４１を有するコア基板１１を準備する。
【００４６】
そして、剥離可能な粘着テープ１３０をコア基板１１のコア主面１２側に貼り付け、収容部９０のコア主面側開口をシールする（図８参照）。その後、マウント装置を用いて、ガラス基板１０２の第１面１０５とコア主面１２とを同じ側に向けた状態で収容部９０内にコンデンサモジュール１０１を収容する（図９参照）。このとき、粘着テープ１３０の粘着面に、コンデンサモジュール１０１が貼り付けられて仮固定される。
【００４７】
そして、この状態において、ディスペンサ装置を用いて、収容部９０内に熱硬化性樹脂製の樹脂充填部９２を充填する。その後、加熱処理を行うと、樹脂充填部９２が硬化して、コンデンサモジュール１０１が収容部９０内に固定される（図１０参照）。そして、粘着テープ１３０を剥離する。
【００４８】
次に、従来周知の手法に基づいてコア主面１２の上に第１ビルドアップ層３１を形成するとともに、コア裏面１３の上に第２ビルドアップ層３２を形成する。具体的には、コア主面１２側とコア裏面１３側とに、エポキシ樹脂を主成分とするシート状の樹脂絶縁層３３，３４を貼り付け、樹脂絶縁層３３，３４をある程度硬化させる。そして、例えばエキシマレーザやＵＶレーザやＣＯ２レーザなどを用いてレーザ加工を施すことによって、樹脂絶縁層３３，３４の所定の位置にビア穴１３１を形成する（図１１参照）。次いで、過マンガン酸カリウム溶液などのエッチング液を用いて各ビア穴１３１内のスミアを除去するデスミア工程を行う。なお、デスミア工程としては、エッチング液を用いた処理以外に、例えばＯ２プラズマによるプラズマアッシングの処理を行ってもよい。
【００４９】
デスミア工程の後、従来公知の手法に従って無電解銅めっきを行うことで、各ビア穴１３１内及び樹脂絶縁層３３，３４の表面に全面めっき層を形成する。そして、樹脂絶縁層３３，３４にめっきレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行う。この結果、ビア穴１３１や導体層４２の形成位置に開口部を有する所定パターンのめっきレジストを樹脂絶縁層３３，３４の表面に形成する。
【００５０】
その後、めっきレジストを形成した状態で選択的に電解銅めっきを行う。そして、めっきレジストを樹脂絶縁層３３，３４から剥離した後、エッチングを行い、全面めっき層を除去する。この結果、樹脂絶縁層３３，３４にビア導体４３が形成されるとともに、そのビア導体４３に繋がる導体層４２が樹脂絶縁層３３，３４の上に形成される（図１２参照）。
【００５１】
また、他の樹脂絶縁層３５，３６、導体層４２、及び各パッド４４，４８についても、上述した樹脂絶縁層３３，３４及び導体層４２と同様の手法によって形成し、樹脂絶縁層３３，３４上に積層する。次に、樹脂絶縁層３５，３６上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト３７，３８を形成する。その後、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト３７，３８に開口部４６，４０をパターニングする（図１３参照）。
【００５２】
そして、樹脂絶縁層３５上に形成された複数の端子パッド４４上に、はんだバンプ４５を形成する。具体的には、図示しないはんだボール搭載装置を用いて各端子パッド４４上にはんだボールを配置した後、はんだボールを所定の温度に加熱してリフローすることにより、各端子パッド４４上にはんだバンプ４５を形成する。同様に、樹脂絶縁層３６上に形成された複数のＢＧＡ用パッド４８上に、はんだバンプ４９を形成する。以上の工程を経ることで図１のコンデンサモジュール内蔵配線基板１０が製造される。
【００５３】
上記の方法で製造したコンデンサモジュール内蔵配線基板１０について、コプラナリティ（平坦度）測定や超音波探傷試験を行い、配線基板１０の信頼性を評価した。その評価結果を表１に示す。また、比較例として、複数のコンデンサチップを単体で基板に内蔵した従来の配線基板についても、同様にコプラナリティ測定や超音波探傷試験を行った。従来の配線基板の評価結果も表１に示している。
【００５４】
なお、コプラナリティ測定については、半導体チップ２１を実装するための複数の端子パッド４４にはんだバンプ４５を形成し、それらはんだバンプ４５の高さに基づいて、半導体チップ搭載領域２３におけるコプラナリティを測定した。また、超音波探傷試験については、最高温度が２５５℃となるように加熱したリフロー工程を各配線基板１０に対して１０回行った後、基板内部において樹脂剥がれ等によるボイド（空隙）の有無を超音波エコーによって確認した。超音波探傷試験は、それぞれ１０個の配線基板１０について確認した。
【表１】
【００５５】
表１に示されるように、個々のチップコンデンサを内蔵した従来の配線基板については各コンデンサと充填樹脂との間で凹凸が生じるため、半導体チップ搭載領域２３のコプラナリティは２５μｍであった。これに対して、コンデンサモジュール１０１を内蔵した本実施の形態の配線基板１０は、半導体チップ搭載領域２３のコプラナリティが７μｍであり低く抑えることができた。
【００５６】
また、従来の配線基板に対する超音波探傷試験では、１０個中４個の配線基板でボイドの超音波エコーが確認された。これに対して、本実施の形態の配線基板１０に対する超音波探傷試験では、全ての配線基板１０でボイドの超音波エコーは確認されなかった。
【００５７】
従って、本実施の形態によれば以下の効果を得ることができる。
【００５８】
（１）本実施の形態の配線基板１０では、基板主面５１上に設定された半導体チップ搭載領域２３の直下にコンデンサモジュール１０１が内蔵されている。従って、半導体チップ２１に近い位置にチップコンデンサ１０３を配置することができ、半導体チップ２１の高速化が可能となる。また、コンデンサモジュール１０１のガラス基板１０２の第１面１０５は、チップコンデンサ１０３が実装されていない非実装面であり平坦面となっている。配線基板１０では、その第１面１０５側を基板主面５１側に向けた状態でコンデンサモジュール１０１を内蔵することにより、ガラス基板１０２によって半導体チップ２１を確実に支持することができる。さらに、配線基板１０において、第１ビルドアップ層３１における各樹脂絶縁層３３，３５の硬化収縮に伴う凹凸が生じ難くなる。このため、基板主面５１上の半導体チップ搭載領域２３において複数の端子パッド４４を均一な高さで形成することができ、半導体チップ２１の実装時における接続不良を回避することができる。
（２）本実施の形態において、コンデンサモジュール１０１は、比較的安価なチップコンデンサ１０３やガラス基板１０２を用いて構成される。このため、ビアアレイタイプのセラミックコンデンサを内蔵する場合と比較して、配線基板１０の製造コストを低く抑えることができる。さらに、コンデンサモジュール１０１は、比較的薄いチップコンデンサ１０３をガラス基板１０２に実装している。このため、ビアアレイタイプのセラミックコンデンサを内蔵した従来の配線基板と比較して、配線基板１０の薄型化を容易に行うことができる。
【００５９】
（３）本実施の形態の配線基板１０は、コア基板１１の収容部９０にコンデンサモジュール１０１が収容されている。このようにコア基板１１を設けることによって配線基板１０の剛性が増し、配線基板１０の反りを防止できる。この結果、配線基板１０における半導体チップ２１の実装性が良好となる。
【００６０】
（４）本実施の形態のコンデンサモジュール１０１では、ガラス基板１０２の第１面１０５及び第２面１０６間を貫通する複数のビア導体１１０が形成されている。そして、それらビア導体１１０とその端面に設けられた端子電極１１１，１１２を介してチップコンデンサ１０３を半導体チップ２１に接続することができる。このようにすれば、各チップコンデンサ１０３と半導体チップ２１とをつなぐ配線パターンを短くすることができる。
【００６１】
（５）本実施の形態のコンデンサモジュール１０１では、ガラス基板１０２に形成される各ビア導体１１０はフィルドビア導体であるので、ビア導体１１０の端面やその端面を覆う各端子電極１１１，１１２における凹凸を低く抑えることができる。また、フィルドビア導体とすることによりビア導体１１０の抵抗が低くなるため、配線基板１０における電気特性を高めることができる。
【００６２】
（６）本実施の形態のコンデンサモジュール１０１において、複数の第２端子電極１１２は、極性の異なるものが交互にかつアレイ状に配置され、１つの第２端子電極１１２に対して隣り合う２つのチップコンデンサ１０３の端子が共通で接続されている。このようにすると、ガラス基板１０２の第２面１０６上において、より多くのチップコンデンサ１０３を実装することができる。またこの場合、隣り合う第２端子電極１１２の極性が逆になり、それら第２端子電極１１２を介してビア導体１１０を流れる電流の方向が互いに逆向きになる。このため、コンデンサモジュール１０１におけるインダクタンス成分の低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。
【００６３】
（７）本実施の形態のコンデンサモジュール１０１において、複数の第２端子電極１１２は、第２面１０６上の全域に均等に配置されるので、ガラス基板１０２において均一な強度を確保することができ、ガラス基板１０２における反りを防止することができる。
【００６４】
（８）従来の配線基板のように複数のコンデンサチップを単体で内蔵する場合、部品内蔵時において個々のチップコンデンサの位置合わせを行う必要があり、製造工程が煩雑になる。これに対して、本実施の形態の配線基板１０では、コンデンサモジュール１０１の内蔵時に、ガラス基板１０２の位置合わせを行うことにより、各チップコンデンサ１０３に対応した各端子電極１１１の位置を容易かつ高精度に設定することができる。この結果、ビルドアップ工程において、各端子電極１１１に対するビア導体４３の接続を確実に行うことができる。
［第２の実施の形態］
【００６５】
以下、本発明をコンデンサモジュール内蔵配線基板に具体化した第２の実施の形態を図面に基づき詳細に説明する。図１４は、本実施の形態の配線基板１０Ａの概略構成を示す断面図である。本実施の形態では、配線基板１０Ａに内蔵されるコンデンサモジュール１０１Ａの構成が上記第１の実施の形態と異なる。
【００６６】
本実施の形態のコンデンサモジュール１０１Ａでは、チップコンデンサ１０３に代えて、ビアアレイタイプのセラミックコンデンサ２０１がガラス基板１０２の第２面１０６上に実装されている。セラミックコンデンサ２０１は、縦７．０ｍｍ×横７．０ｍｍ×厚さ０．２ｍｍの平面視略矩形板状であり、半導体チップ２１の平面サイズよりも小さいチップ部品である。
【００６７】
図１５に示されるように、セラミックコンデンサ２０１は、コンデンサ主面２０２（図１５では上面）及びコンデンサ裏面２０３（図１５では下面）を有している。セラミックコンデンサ２０１は、複数の内部電極層２０４及び複数のセラミック誘電体層２０５を積層して構成されている。このセラミックコンデンサ２０１には、その厚さ方向に延びて複数の内部電極層２０４に接続される複数のコンデンサ内ビア導体２０６が全体としてアレイ状に配設けられている。そして、セラミックコンデンサ２０１のコンデンサ主面２０２上には、コンデンサ内ビア導体２０６におけるコンデンサ主面２０２側の端面に接続される表面電極２０７が複数形成されている。また、セラミックコンデンサ２０１のコンデンサ裏面２０３上には、コンデンサ内ビア導体２０６におけるコンデンサ裏面２０３側の端面に接続される裏面電極２０８が複数形成されている。各表面電極２０７及び各裏面電極２０８は、φ０．３５ｍｍの円形電極であり、銅（Ｃｕ）−ニッケル（Ｎｉ）のめっき層にて形成されている。各表面電極２０７及び各裏面電極２０８は全体としてアレイ状に配置され、それら電極２０７,２０８の中心間距離の最小は０．７ｍｍとなっている。
【００６８】
ガラス基板１０２には、第１面１０５及び第２面１０６間を貫通する複数のビア導体１１０が形成されている。ガラス基板１０２の第１面１０５上には、各ビア導体１１０の第１面１０５側の端面を覆うように第１端子電極１１１が複数形成されている。ガラス基板１０２の第２面１０６上には、ビア導体１１０の第２面１０６側の端面を覆うように第２端子電極１１２Ａが複数形成されている。本実施の形態の第２端子電極１１２Ａは、φ０．２５ｍｍの円形電極であり、銅（Ｃｕ）−ニッケル（Ｎｉ）−金（Ａｕ）のめっき層にて形成されている。各第２端子電極１１２Ａは、第２面１０６上の全域に形成されており、極性の異なるもの交互にかつアレイ状に配置されている。そして、これら第２端子電極１１２Ａにセラミックコンデンサ２０１の各表面電極２０７がはんだを用いて接続されている。
【００６９】
図１４に示されるように、コンデンサモジュール１０１Ａは、ガラス基板１０２にてセラミックコンデンサ２０１が実装されていない第１面１０５を基板主面５１側（コア主面１２と同じ側）に向けた状態でコア基板１１の収容部９０に収容されている。そして、ガラス基板１０２の各第１端子電極１１１は、第１ビルドアップ層３１におけるビア導体４３や導体層４２を介して端子パッド４４に接続され、さらにはんだバンプ４５を介して半導体チップ２１に接続されている。また、セラミックコンデンサ２０１の裏面電極２０８は、第２ビルドアップ層３２におけるビア導体４３や導体層４２を介してＢＧＡ用パッド４８に接続される。
【００７０】
本実施の形態の配線基板１０Ａでは、コンデンサモジュール１０１Ａにおいて、ガラス基板１０２に実装されるチップ部品がセラミックコンデンサ２０１であり、他の構成は第１の実施の形態と同じである。従って、本実施の形態の配線基板１０Ａも、第１の実施の形態と同様の手法で製造される。
【００７１】
本実施の形態によれば以下の効果を得ることができる。
【００７２】
（１）本実施の形態の配線基板１０Ａにおいても、セラミックコンデンサ２０１が実装されていないガラス基板１０２の第１面１０５側を基板主面５１側に向けた状態でコンデンサモジュール１０１Ａが内蔵されている。このため、ガラス基板１０２の第１面１０５によって半導体チップ２１を確実に支持することができる。さらに、配線基板１０Ａにおいて、第１ビルドアップ層３１における各樹脂絶縁層３３，３５の硬化収縮に伴う凹凸が生じ難くなる。このため、基板主面５１上の半導体チップ搭載領域２３において複数の端子パッド４４を均一な高さで形成することができ、半導体チップ２１の実装時における接続不良を回避することができる。
【００７３】
（２）本実施の形態の配線基板１０Ａでは、従来の配線基板のように半導体チップ２１よりもサイズの大きなセラミックコンデンサを内蔵する必要がなく、半導体チップ２１よりもサイズが小さなセラミックコンデンサ２０１を用いることができる。従って、セラミックコンデンサ２０１は、セラミック焼成時における反りの影響が少なくなり、電気的な歩留まりが向上される。またこの場合、セラミックコンデンサ２０１の部品コストが安くなるため、配線基板１０Ａの製造コストを低く抑えることができる。
【００７４】
（３）本実施の形態では、ガラス基板１０２において、第２面１０６上の第２端子電極１１２にセラミックコンデンサ２０１の表面電極２０７が接続され、第１面１０５上の第１端子電極１１１にビルドアップ層３１内のビア導体４３が接続されている。つまり、本実施の形態の配線基板１０Ａでは、従来の配線基板のようにセラミックコンデンサ２０１の表面電極２０７にビルドアップ層３１内のビア導体４３を直接接続する必要がない。このようにガラス基板１０２を介在させることで、セラミックコンデンサ２０１の反りによる位置や高さバラツキの影響を緩和することができ、配線基板１０Ａにおける接続信頼性を高めることができる。
【００７５】
なお、本発明の各実施の形態は以下のように変更してもよい。
【００７６】
・上記第１実施の形態のコンデンサモジュール１０１では、ガラス基板１０２の第２面１０６における全域にチップコンデンサ実装用の第２端子電極１１２を形成し、これら全ての端子電極１１２にチップコンデンサ１０３を実装していたが、これに限定されるものではない。具体的には、半導体チップ２１においてコンデンサ接続が必要な箇所（例えば、ＣＰＵやＩ／Ｏが配設される箇所）に対応した位置の端子電極１１２にチップコンデンサ１０３を実装するようにコンデンサモジュールを形成してもよい。例えば、半導体チップ２１の中央部分にＣＰＵやＩ／Ｏが配設される場合、図１６に示されるように、ガラス基板１０２の第２面１０６において、中央部に配置される第２端子電極１１２にチップコンデンサ１０３を実装し、外周部に配置される一部の第１端子電極１１２にはチップコンデンサ１０３を実装しない状態でコンデンサモジュール１０１Ｂを構成する。このようにすると、コンデンサモジュール１０１Ｂの部品汎用性を高めることが可能となり、その部品コストを低く抑えることができる。また、第２面１０６上の全域に各第２端子電極１１２が均等に配置されることにより、ガラス基板１０２において均一な強度を確保することができ、ガラス基板１０２における反りを防止することができる。
【００７７】
・上記第１実施の形態のコンデンサモジュール１０１では、チップコンデンサ１０３のみを実装していたが、チップコンデンサ１０３以外のチップ部品を実装してもよい。その具体例を図１７に示している。図１７のコンデンサモジュール１０１Ｃでは、ガラス基板１０２の第２面１０６において、一部の領域（図１７では、中央部及び左上部の領域）にチップコンデンサ実装用の第２端子電極１１２が設けられ、それ以外の領域（図１７では、左下部及び右下部の領域）にチップコンデンサ以外のチップ部品を実装するための第２端子電極１１２Ｂ，１１２Ｃが設けられている。そして、ガラス基板１０２の第２面１０６において、中央部及び左上部の領域の各第２端子電極１１２にチップコンデンサ１０３が実装される。また、左下部の領域に形成された各端子電極１１２Ｂにチップ抵抗１４１が実装されるとともに、右下部の領域に形成された各端子電極１１２Ｃにアンテナ部品１４２が実装される。このコンデンサモジュール１０１Ｃでも、必要な部分のみにチップコンデンサ１０３を実装することができる。また、コンデンサモジュール１０１Ｃに実装されたチップ抵抗１４１やアンテナ部品１４２を半導体チップ２１に接続させることができるため、配線基板１０の多機能化を図ることができる。
【００７８】
・上記第２の実施の形態のコンデンサモジュール１０１Ａでは、１つのセラミックコンデンサ２０１をガラス基板１０２に実装するものであったが、複数のセラミックコンデンサ２０１をガラス基板１０２に実装してもよい。勿論、セラミックコンデンサ２０１以外に、チップコンデンサやチップ抵抗などの他のチップ部品を実装してコンデンサモジュールを構成してもよい。
【００７９】
・上記各実施の形態のコンデンサモジュール１０１，１０１Ａ，１０１Ｂ，１０１Ｃでは、ガラス基板１０２の第１面１０５上において、ビア導体１１０の端面を覆うように第１端子電極１１１（第１面側電極部）が形成され、その端子電極１１１に第１ビルドアップ層３１のビア導体４３が接続されるものであったが、これに限定されるものはでない。図１８に示されるコンデンサモジュール１０１Ｄのように、ガラス基板１０２の第１面１０５上において、第１面側電極部となる第１端子電極１１１を形成せずに、ビア導体１１０の端面に第１ビルドアップ層３１のビア導体４３を直接接続するように形成してもよい。この場合、ビア導体１１０の端面が端子電極として機能する。このようにコンデンサモジュール１０１Ｄを構成しても、基板主面５１上に形成される半導体チップ搭載領域２３のコプラナリティを低く抑えることができる。
【００８０】
・上記各実施の形態の配線基板１０，１０Ａでは、コア基板１１の収容部９０は、コア主面１２側及びコア裏面１３側に貫通する貫通穴であったが、コア主面１２側のみに開口する非貫通穴であってもよい。
【００８１】
・上記各実施の形態では、収容部９０とコンデンサモジュール１０１との隙間にディスペンサ装置を用いて樹脂充填部９２を充填していたが、第２ビルドアップ層３２の最下層に位置する樹脂絶縁層３４の一部を前記隙間に落とし込んでその隙間を埋めることによりコンデンサモジュール１０１をコア基板１１に固定してもよい。この場合、樹脂絶縁層３４が樹脂充填部９２を兼ねるため、樹脂充填部９２の形成に際して、樹脂絶縁層３４とは別の材料を準備しなくても済み、製造コストを抑えることができる。
【００８２】
・上記各実施の形態の配線基板１０，１０Ａでは、ガラス基板１０２の第１面１０５がコア主面１２と同一レベルとなるようコンデンサモジュール１０１，１０１Ａを収容部９０に内蔵していたが、これに限定されるものではない。コンデンサモジュール１０１，１０１Ａは、ガラス基板１０２の第１面１０５がコア主面１２に対して突出した位置となるように収容されていてもよいし、ガラス基板１０２の第１面１０５がコア主面１２に対して窪んだ位置となるように収容されていてもよい。
【００８３】
・上記実施の形態の配線基板１０では、コア基板１１にコンデンサモジュール１０１を内蔵するものであったが、これに限定されるものではない。例えば、図１９に示されるように、コア基板１１を含まずに形成したコアレス配線基板１０Ｂにコンデンサモジュール１０１を内蔵してもよい。図１９の配線基板１０Ｂは、同じ樹脂絶縁材料を主体とした複数の樹脂絶縁層１５０〜１５６と銅からなる複数の導体層４２とを交互に積層して多層化した積層構造体１６０を有している。この配線基板１０Ｂにおいても、上記実施の形態と同様に、基板主面５１上に半導体チップを実装するための複数の端子パッド４４が形成されるとともに、基板裏面５２上にマザーボードと接続するためのＢＧＡ用パッド４８が形成されている。また、複数の樹脂絶縁層１５１〜１５５には、導体層４２、端子パッド４４、ＢＧＡ用パッド４８等を接続するためのビア導体４３が形成されている。これらビア導体４３は、いずれも基板裏面５２側から基板主面５１側に向うに従って拡径した形状を有している。そして、配線基板１０Ｂでは、内層側の樹脂絶縁層１５３，１５４間に、ガラス基板１０２の第１面１０５を基板主面５１側に向けた状態でコンデンサモジュール１０１が内蔵されている。このようにしても、製造コストが安く、接続信頼性に優れたコンデンサモジュール内蔵配線基板１０Ｂを製造することができる。
【００８４】
・上記第２の実施の形態において、セラミックコンデンサ２０１の裏面電極２０８は、第２ビルドアップ層３２におけるビア導体４３と直接接続されるものであったが、ビア導体と直接接続されない裏面電極とすることもできる。また、セラミックコンデンサ２０１は、コンデンサ主面２０２及びコンデンサ裏面２０３に電極２０７，２０８が形成される、両面端子コンデンサであったが、コンデンサ主面２０２上にのみ表面電極２０７が形成され、コンデンサ裏面２０３上には電極２０８が形成されない片面端子コンデンサであってもよい。
【００８５】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した各実施の形態によって把握される技術的思想を以下に列挙する。
【００８６】
（１）手段１において、複数の導体部は、前記部品実装基板の前記第１面及び前記第２面間を貫通する複数のビア導体であり、前記複数の端子電極は、前記複数のビア導体における前記第１面側の端面を覆うように前記第１面上にて形成された複数の第１面側電極部であり、前記第１面側電極部の厚さは、５μｍ以下であることを特徴とするコンデンサモジュール内蔵配線基板。
【００８７】
（２）手段１において、複数の導体部は、前記部品実装基板の前記第１面及び前記第２面間を貫通する複数のビア導体であり、前記複数の端子電極は、前記複数のビア導体における前記第１面側の端面を覆うように前記第１面上にて形成された複数の第１面側電極部であり、前記ビア導体はフィルドビア導体であることを特徴とするコンデンサモジュール内蔵配線基板。
【００８８】
（３）手段１において、前記第１面の平坦度は、５μｍ以下であることを特徴とするコンデンサモジュール内蔵配線基板。
【００８９】
（４）手段１において、前記第１面上には部品が実装されていないことを特徴とするコンデンサモジュール内蔵配線基板。
【００９０】
（５）手段１において、前記部品実装基板の厚さ及び前記チップ部品の厚さは、ともに０．２ｍｍ以下であることを特徴とするコンデンサモジュール内蔵配線基板。
【００９１】
（６）手段１において、前記コンデンサモジュールの全体厚さは、０．３ｍｍ以下であることを特徴とするコンデンサモジュール内蔵配線基板。
【００９２】
（７）手段１において、前記部品実装基板の熱膨張係数は、３ｐｐｍ／℃以上１０ｐｐｍ／℃以下であることを特徴とするコンデンサモジュール内蔵配線基板。
【００９３】
（８）手段１において、前記チップ部品をはんだ接続するためのはんだ材料は、前記主面側接続端子に前記半導体チップをはんだ接続するためのはんだ材料よりも高融点の材料であることを特徴とするコンデンサモジュール内蔵配線基板。
【００９４】
（９）手段１において、前記コア基板の前記コア主面と前記部品実装基板の前記第１面とが同一レベルとなるように前記コンデンサモジュールを内蔵したことを特徴とするコンデンサモジュール内蔵配線基板。
【符号の説明】
【００９５】
１０，１０Ａ,１０Ｂ…コンデンサモジュール内蔵基板としての配線基板
１１…コア基板
１２…コア主面
１３…コア裏面
２１…半導体チップ
２３…半導体チップ搭載領域
３１…積層構造体としての第１ビルドアップ層
３２…積層構造体としての第２ビルドアップ層
３３〜３６，１５０〜１５６…樹脂絶縁層
４２…導体層
４４…主面側接続端子としての端子パッド
４８…裏面側接続端子としてのＢＧＡ用パッド
５１…基板主面としての上面
５２…基板裏面としての下面
９０…収容部
１０１，１０１Ａ〜１０１Ｄ…コンデンサモジュール
１０２…部品実装基板としてのガラス基板
１０３…チップ部品としてのチップコンデンサ
１０５…第１面
１０６…第２面
１１０…導体部としてのビア導体
１１１…第１面側電極部としての第１端子電極
１１２，１１２Ａ〜１１２Ｃ…第２面側電極部としての第２端子電極
１４１…チップ部品としてのチップ抵抗
１４２…チップ部品としてのアンテナ部品
１６０…積層構造体
２０１…チップ部品としてのセラミックコンデンサ
２０４…内部電極層
２０６…コンデンサ内ビア導体
【特許請求の範囲】
【請求項１】
複数の樹脂絶縁層及び複数の導体層を積層して多層化した積層構造体を有し、半導体チップを表面実装するための複数の主面側接続端子が基板主面上に設けられるとともに、外部基板との電気的接続を図るための裏面側接続端子が前記基板主面の反対側にある基板裏面上に設けられた配線基板であって、
少なくともチップ状のコンデンサを含むチップ部品と、
第１面及び前記第１面の反対側にある第２面を有し、前記第２面上に前記チップ部品が実装され、前記第１面側に複数の端子電極が配置され、前記チップ部品と前記複数の端子電極とが複数の導体部により電気的に接続されている部品実装基板と
からなるコンデンサモジュールを備え、
前記コンデンサモジュールが、前記基板主面上に設定された半導体チップ搭載領域の直下にて、前記第１面側を前記基板主面側に向けた状態で内蔵されるとともに、
前記複数の端子電極が前記複数の主面側接続端子と電気的に接続されている
ことを特徴とするコンデンサモジュール内蔵配線基板。
【請求項２】
コア主面及びコア裏面を有し、前記コア主面上及び前記コア裏面上に前記積層構造体が設けられ、少なくとも前記コア主面側に開口する収容部が設けられたコア基板を備え、前記コンデンサモジュールが前記収容部内に収容されていることを特徴とする請求項１に記載のコンデンサモジュール内蔵配線基板。
【請求項３】
前記複数の導体部は、前記部品実装基板の前記第１面及び前記第２面間を貫通する複数のビア導体であり、前記複数の端子電極は、前記複数のビア導体における前記第１面側の端面または前記端面を覆うように前記第１面上にて形成された複数の第１面側電極部であることを特徴とする請求項１または２に記載のコンデンサモジュール内蔵配線基板。
【請求項４】
前記複数のビア導体における前記第２面側の端面を覆うように前記第２面上にて形成された複数の第２面側電極部を備えるとともに、前記複数の第２面側電極部は、極性の異なるものが交互にかつアレイ状に配置され、１つの前記第２面側電極部に対して隣り合う２つのチップコンデンサの端子が共通で接続されていることを特徴とする請求項３に記載のコンデンサモジュール内蔵配線基板。
【請求項５】
前記複数の第２面側電極部は、前記第２主面上の全域に形成されたチップコンデンサ実装用の電極部により構成されていることを特徴とする請求項４に記載のコンデンサモジュール内蔵配線基板。
【請求項６】
前記複数の第２面側電極部は、前記第２主面上の一部の領域に形成されたチップコンデンサ実装用の電極部と、それ以外の領域に形成された前記チップコンデンサ以外の前記チップ部品を実装するための電極部とにより構成されていることを特徴とする請求項４に記載のコンデンサモジュール内蔵配線基板。
【請求項７】
前記部品実装基板は、ガラスまたはガラスを含むセラミックからなることを特徴とする請求項１乃至６のいずれか１項に記載のコンデンサモジュール内蔵配線基板。
【請求項８】
前記チップ部品は、複数の内部電極層に接続されるコンデンサ内ビア導体が形成されており、前記コンデンサ内ビア導体の端面に前記端子電極が接続されることを特徴とする請求項１乃至７のいずれか１項に記載のコンデンサモジュール内蔵配線基板。
【請求項１】
複数の樹脂絶縁層及び複数の導体層を積層して多層化した積層構造体を有し、半導体チップを表面実装するための複数の主面側接続端子が基板主面上に設けられるとともに、外部基板との電気的接続を図るための裏面側接続端子が前記基板主面の反対側にある基板裏面上に設けられた配線基板であって、
少なくともチップ状のコンデンサを含むチップ部品と、
第１面及び前記第１面の反対側にある第２面を有し、前記第２面上に前記チップ部品が実装され、前記第１面側に複数の端子電極が配置され、前記チップ部品と前記複数の端子電極とが複数の導体部により電気的に接続されている部品実装基板と
からなるコンデンサモジュールを備え、
前記コンデンサモジュールが、前記基板主面上に設定された半導体チップ搭載領域の直下にて、前記第１面側を前記基板主面側に向けた状態で内蔵されるとともに、
前記複数の端子電極が前記複数の主面側接続端子と電気的に接続されている
ことを特徴とするコンデンサモジュール内蔵配線基板。
【請求項２】
コア主面及びコア裏面を有し、前記コア主面上及び前記コア裏面上に前記積層構造体が設けられ、少なくとも前記コア主面側に開口する収容部が設けられたコア基板を備え、前記コンデンサモジュールが前記収容部内に収容されていることを特徴とする請求項１に記載のコンデンサモジュール内蔵配線基板。
【請求項３】
前記複数の導体部は、前記部品実装基板の前記第１面及び前記第２面間を貫通する複数のビア導体であり、前記複数の端子電極は、前記複数のビア導体における前記第１面側の端面または前記端面を覆うように前記第１面上にて形成された複数の第１面側電極部であることを特徴とする請求項１または２に記載のコンデンサモジュール内蔵配線基板。
【請求項４】
前記複数のビア導体における前記第２面側の端面を覆うように前記第２面上にて形成された複数の第２面側電極部を備えるとともに、前記複数の第２面側電極部は、極性の異なるものが交互にかつアレイ状に配置され、１つの前記第２面側電極部に対して隣り合う２つのチップコンデンサの端子が共通で接続されていることを特徴とする請求項３に記載のコンデンサモジュール内蔵配線基板。
【請求項５】
前記複数の第２面側電極部は、前記第２主面上の全域に形成されたチップコンデンサ実装用の電極部により構成されていることを特徴とする請求項４に記載のコンデンサモジュール内蔵配線基板。
【請求項６】
前記複数の第２面側電極部は、前記第２主面上の一部の領域に形成されたチップコンデンサ実装用の電極部と、それ以外の領域に形成された前記チップコンデンサ以外の前記チップ部品を実装するための電極部とにより構成されていることを特徴とする請求項４に記載のコンデンサモジュール内蔵配線基板。
【請求項７】
前記部品実装基板は、ガラスまたはガラスを含むセラミックからなることを特徴とする請求項１乃至６のいずれか１項に記載のコンデンサモジュール内蔵配線基板。
【請求項８】
前記チップ部品は、複数の内部電極層に接続されるコンデンサ内ビア導体が形成されており、前記コンデンサ内ビア導体の端面に前記端子電極が接続されることを特徴とする請求項１乃至７のいずれか１項に記載のコンデンサモジュール内蔵配線基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１３−１１０３２９（Ｐ２０１３−１１０３２９Ａ）
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願番号】特願２０１１−２５５６４７（Ｐ２０１１−２５５６４７）
【出願日】平成２３年１１月２３日（２０１１．１１．２３）
【出願人】（０００００４５４７）日本特殊陶業株式会社 (2,912)
【Ｆターム（参考）】
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願日】平成２３年１１月２３日（２０１１．１１．２３）
【出願人】（０００００４５４７）日本特殊陶業株式会社 (2,912)
【Ｆターム（参考）】
[ Back to top ]