トランジスタ用エピタキシャルウェハ
【課題】配管パージ等の作業を行うことなく、電気的特性等に影響を与える残留したＴｅやＳｅのエピタキシャル層中への混入を防止できるトランジスタ用エピタキシャルウェハを提供する。
【解決手段】基板１００と化合物半導体層２００とコンタクト層３００とを有し、コンタクト層３００は、ｎ型不純物としてＴｅ又はＳｅがドーピングされたＩｎ組成比ｘが０．３≦ｘ≦０．６で一定のｎ型ＩｎＧａＡｓ層からなり、ｎ型ＩｎＧａＡｓ層は、ｎ型不純物濃度が１．０×１０19ｃｍ-3以上５．０×１０19ｃｍ-3以下で、且つ、炭素濃度が１．０×１０16ｃｍ-3以上３．０×１０18ｃｍ-3以下であり、化合物半導体層２００は、バッファ層４００を備え、バッファ層４００は、アンドープＡｌＡｓ層からなる第１バッファ層４０１と、Ａｌ組成比ｙが０＜ｙ＜１のアンドープＡｌＧａＡｓ層からなる第２バッファ層４０２とからなるものである。
【解決手段】基板１００と化合物半導体層２００とコンタクト層３００とを有し、コンタクト層３００は、ｎ型不純物としてＴｅ又はＳｅがドーピングされたＩｎ組成比ｘが０．３≦ｘ≦０．６で一定のｎ型ＩｎＧａＡｓ層からなり、ｎ型ＩｎＧａＡｓ層は、ｎ型不純物濃度が１．０×１０19ｃｍ-3以上５．０×１０19ｃｍ-3以下で、且つ、炭素濃度が１．０×１０16ｃｍ-3以上３．０×１０18ｃｍ-3以下であり、化合物半導体層２００は、バッファ層４００を備え、バッファ層４００は、アンドープＡｌＡｓ層からなる第１バッファ層４０１と、Ａｌ組成比ｙが０＜ｙ＜１のアンドープＡｌＧａＡｓ層からなる第２バッファ層４０２とからなるものである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に高電子移動度トランジスタ構造層とヘテロバイポーラトランジスタ構造層とを有するＢｉ−ＦＥＴ構造のトランジスタ用エピタキシャルウェハに関するものである。
【背景技術】
【０００２】
携帯電話等の端末機器用の送受信用パワー増幅器には、化合物半導体を用いて形成されるヘテロバイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ；ＨＢＴ）や高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ；ＨＥＭＴ）が用いられている。
【０００３】
ＨＢＴの動作は、基本的には通常のバイポーラトランジスタ（Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ；ＢＪＴ）と同様である。
【０００４】
ｎｐｎ型ＢＪＴでは、エミッタからコレクタに向かって流れる電子量をベース電流（ホール電流）により制御することで、トランジスタとしての動作をさせている。即ち、ホール電流を増やすことにより、コレクタ電流が増大する。
【０００５】
しかし、ｎｐｎ型ＢＪＴでは、ホール電流を更に増やすと、ベースからエミッタに向かってホールが漏れだし、トランジスタの電流増幅率が低下する問題がある。
【０００６】
これに対して、エミッタにバンドギャップの大きな半導体材料を用いて構成されるｎｐｎ型ＨＢＴでは、ベース−エミッタ界面に障壁ができるため、ホールがエミッタへ漏れるのを抑えることができる。よって、ＨＢＴでは、電流増幅率を低下させずに、コレクタ電流を大きくできる。
【０００７】
図３に示すように、従来のＨＢＴ構造３０は、半絶縁性ＧａＡｓからなる基板３１上に、サブコレクタ層３２となるｎ型ＧａＡｓ層を厚さ５００ｎｍ、コレクタ層３３となるｎ型ＧａＡｓ層を厚さ７００ｎｍ、ベース層３４となるｐ型ＧａＡｓ層を厚さ８０ｎｍ、エミッタ層３５となるＩｎ組成比が０．４８のｎ型ＩｎＧａＰ層を４０ｎｍ、エミッタコンタクト層３６となるｎ型ＧａＡｓ層を１００ｎｍ、グレーデッドのノンアロイ層３７となるＩｎ組成比が０から０．５まで増加するｎ型ＩｎＧａＡｓ層を５０ｎｍ、均一組成のノンアロイ層３８となるＩｎ組成比が０．５のｎ型ＩｎＧａＡｓ層を５０ｎｍの順に積層して形成される。
【０００８】
一方、ＩｎＧａＡｓ層をチャネル層とし、チャネル層の両側又は片側に電子供給層を有するヘテロ結合ＨＥＭＴは、電子が高速移動する利点を活かして高速動作が可能なだけでなく、マイクロ波帯等の超高周波帯における高出力、且つ、高効率動作が可能である。
【０００９】
図４に示すように、従来のＨＥＭＴ構造４０は、半絶縁性ＧａＡｓからなる基板４１上に、アンドープＧａＡｓ層からなるバッファ層４２、ｎ型ＡｌＧａＡｓ層からなる電子供給層４３、アンドープＡｌＧａＡｓ層からなるスペーサ層４４、アンドープＩｎＧａＡｓ層からなるチャネル層４５、アンドープＡｌＧａＡｓ層からなるスペーサ層４６、ｎ型ＡｌＧａＡｓ層からなる電子供給層４７、ｎ型ＧａＡｓ層からなるキャップ層４８を順に積層して形成される。
【００１０】
これらトランジスタは、主に通信端末機器の送受信用パワー増幅器に用いられてきたが、近年、通信端末機器は、音声やテキストデータだけでなく、動画像などの大容量、且つ、多様な情報を高速で送受信することが求められている。このため、通信端末機器の中で最も電力を消費する部品である送受信用パワー増幅器にも高性能化が求められ、低電圧動作や消費電力の低減が要求されている。
【００１１】
この要求に対しては、送受信用パワー増幅器の効率を上げることにより応えることができるが、一般に送受信用パワー増幅器を高効率で動作させた場合には、出力信号に歪みが生じるという問題がある。この歪みにより隣接する通信チャネルへ電波が漏れ出し、隣の信号と干渉し、送信データが異なった値となる。
【００１２】
そこで、図５に示すように、電流駆動能力の高いＨＢＴ（又はＨＥＭＴ）５１，５２を１つの増幅器モジュールに複数用いることで、出力信号の歪みを抑え、高い振幅を持つ出力信号が得られるパワー増幅器モジュール５０を使用している。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００６−２２８７８４号公報
【特許文献２】特開２００７−１０３８０７号公報
【特許文献３】特開平１０−９７９９６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
ところで、基板上にＨＥＭＴ構造、ＨＢＴ構造を順次積層したＢｉ−ＦＥＴ構造においては、最上層のノンアロイ層は電極を付けた際の接触抵抗を低減させるため、高濃度にｎ型不純物がドーピングされている。一般的には、ｎ型不純物としてＴｅやＳｅが用いられており、この原料としてはＤＥＴｅ（ジエチルテルル）やＨ2Ｓｅ（セレン化水素）が用いられている。
【００１５】
ところが、ＤＥＴｅやＨ2Ｓｅは、所謂「メモリー効果」が非常に大きく、気相成長装置の反応炉にガスを送る配管系や反応炉内に付着して残留しやすい。このため、従来の気相成長法により連続して結晶成長を行う場合、残留したＴｅやＳｅをバッファ層内に閉じ込めてしまうことができず、エピタキシャル層中やエピタキシャル層の界面・表面に取り込まれ、電気的特性に影響を与える。例えば、Ｓｅが電子供給層に取り込まれてｎ型が強くなると、ＨＥＭＴの重要な特性であるシートキャリア濃度が高くなってしまう。
【００１６】
従って、従来、ＤＥＴｅやＨ2Ｓｅを流す工程を含むエピタキシャル成長を連続で行うことができず、成長の合間に残留したＴｅやＳｅを取り除く作業が必要となっていた。
【００１７】
残留したＴｅやＳｅを取り除く作業としては、通常、気相成長前に、水素や窒素等の不活性ガスを配管系に供給する配管パージが実施されている。また、配管パージだけでは除去が不十分として、気相成長前や気相成長中断中に、Ｖ族元素を含む原料化合物をｎ型不純物供給ラインに流すことによって、ｎ型不純物供給ラインの清浄化を行うことが提案されている（例えば、特許文献３参照）。
【００１８】
しかしながら、気相成長前等に、水素等の不活性ガスを配管系に流す配管パージや、Ｖ族元素を含む原料化合物をｎ型不純物供給ラインに流すと言う従来の作業は、時間が掛かり、生産性を上げることができなかった。
【００１９】
そこで、本発明の目的は、配管パージ等の作業を行うことなく、電気的特性等に影響を与える残留したＴｅやＳｅのエピタキシャル層中への混入を防止できるトランジスタ用エピタキシャルウェハを提供することにある。
【課題を解決するための手段】
【００２０】
この目的を達成するために創案された本発明は、基板と、前記基板上に設けられたトランジスタ機能層を含む化合物半導体層と、前記化合物半導体層上に設けられたコンタクト層とを有するトランジスタ用エピタキシャルウェハにおいて、前記コンタクト層は、ｎ型不純物としてＴｅ又はＳｅがドーピングされたＩｎ組成比ｘが０．３≦ｘ≦０．６で一定のｎ型ＩｎＧａＡｓ層からなり、前記ｎ型ＩｎＧａＡｓ層は、ｎ型不純物濃度が１．０×１０19ｃｍ-3以上５．０×１０19ｃｍ-3以下で、且つ、炭素濃度が１．０×１０16ｃｍ-3以上３．０×１０18ｃｍ-3以下であり、前記化合物半導体層は、前記基板上に設けられたバッファ層を備え、前記バッファ層は、前記基板上に設けられたアンドープＡｌＡｓ層からなる第１バッファ層と、前記第１バッファ層上に設けられたＡｌ組成比ｙが０＜ｙ＜１のアンドープＡｌＧａＡｓ層からなる第２バッファ層とからなるトランジスタ用エピタキシャルウェハである。
【００２１】
前記バッファ層は、厚さが０．４μｍ以上０．９μｍ以下に形成され、前記第２バッファ層は、Ｔｅ濃度又はＳｅ濃度が２．０×１０15ｃｍ-3以下で、且つ、炭素濃度が１．０×１０16ｃｍ-3以上５．０×１０17ｃｍ-3以下であると良い。
【００２２】
前記第１バッファ層は、厚さが１０ｎｍ以上２００ｎｍ以下に形成されると良い。
【００２３】
前記コンタクト層は、ｎ型不純物濃度の面内バラツキが６．０％以下であり、Ｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った移動度が５００ｃｍ2／Ｖ・ｓ以上１５００ｃｍ2／Ｖ・ｓ以下であると良い。
【００２４】
前記コンタクト層は、Ｉｎ組成比が０からｘまで増加するｎ型ＩｎＧａＡｓ層からなるグレーデッド層上に設けられ、前記グレーデッド層は、ｎ型不純物濃度が３．０×１０18ｃｍ-3以上７．０×１０18ｃｍ-3以下で、且つ、炭素濃度が１．０×１０17ｃｍ-3以上１．０×１０18ｃｍ-3以下であると良い。
【００２５】
前記トランジスタ機能層は、前記基板側から、電界効果型トランジスタ構造層と、ヘテロバイポーラ型トランジスタ構造層とを有し、前記電界効果型トランジスタ構造層と前記ヘテロバイポーラ型トランジスタ構造層との間には、ｎ型ＩｎＧａＰ層からなるストッパ層が設けられると良い。
【発明の効果】
【００２６】
本発明によれば、配管パージ等の作業を行うことなく、電気的特性等に影響を与える残留したＴｅやＳｅのエピタキシャル層中への混入を防止できる。
【図面の簡単な説明】
【００２７】
【図１】本発明に係るトランジスタ用エピタキシャルウェハを示す構造図である。
【図２】第１バッファ層の膜厚を変化させたときの成長回数とシートキャリア濃度との関係を示す図である。
【図３】従来のＨＢＴ構造を示す構造図である。
【図４】従来のＨＥＭＴ構造を示す構造図である。
【図５】複数のＨＢＴを用いたパワー増幅器モジュールを示す回路図である。
【発明を実施するための形態】
【００２８】
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。
【００２９】
図１は、本発明の好適な実施の形態に係るトランジスタ用エピタキシャルウェハを示す構造図である。
【００３０】
図１に示すように、本実施の形態に係るトランジスタ用エピタキシャルウェハ１０は、半絶縁性ＧａＡｓからなる基板１００と、基板１００上に設けられた化合物半導体層２００と、化合物半導体層２００上に設けられたコンタクト層３００とを有する。
【００３１】
化合物半導体層２００は、基板１００上に設けられたバッファ層４００と、バッファ層４００上に設けられたトランジスタ機能層５００とを備える。
【００３２】
バッファ層４００は、基板１００上に設けられたアンドープＡｌＡｓ層からなる第１バッファ層４０１と、第１バッファ層４０１上に設けられたＡｌ組成比ｙが０＜ｙ＜１のアンドープＡｌＧａＡｓ層からなる第２バッファ層４０２とを備える。
【００３３】
バッファ層４００は、厚さが０．４μｍ以上０．９μｍ以下に形成され、このうち第１バッファ層４０１は、厚さが１０ｎｍ以上２００ｎｍ以下に形成される。
【００３４】
第２バッファ層４０２は、Ｔｅ濃度又はＳｅ濃度が２．０×１０15ｃｍ-3以下で、且つ、炭素濃度が１．０×１０16ｃｍ-3以上５．０×１０17ｃｍ-3以下である。
【００３５】
トランジスタ機能層５００は、基板１００側から、電界効果型トランジスタ構造層（ＨＥＭＴ構造層）５１０と、ヘテロバイポーラ型トランジスタ構造層（ＨＢＴ構造層）５２０とを有し、ＨＥＭＴ構造層５１０とＨＢＴ構造層５２０との間には、ｎ型ＩｎＧａＰ層からなるエッチングストッパ層（ストッパ層）５３０が設けられる。
【００３６】
ＨＥＭＴ構造層５１０は、第２バッファ層４０２上に設けられたｎ型ＡｌＧａＡｓ層からなる電子供給層５１１と、電子供給層５１１上に設けられたアンドープＡｌＧａＡｓ層からなるスペーサ層５１２と、スペーサ層５１２上に設けられたアンドープＩｎＧａＡｓ層からなるチャネル層５１３と、チャネル層５１３上に設けられたアンドープＡｌＧａＡｓ層からなるスペーサ層５１４と、スペーサ層５１４上に設けられたｎ型ＡｌＧａＡｓ層からなる電子供給層５１５と、電子供給層５１５上に設けられたアンドープＧａＡｓ層からなるショットキー層５１６とを備える。
【００３７】
ＨＢＴ構造層５２０は、ストッパ層５３０上に設けられたｎ型ＧａＡｓ層からなるサブコレクタ層５２１と、サブコレクタ層５２１上に設けられたｎ型ＧａＡｓ層からなるコレクタ層５２２と、コレクタ層５２２上に設けられたｐ型ＧａＡｓ層からなるベース層５２３と、ベース層５２３上に設けられたｎ型ＩｎＧａＰ層からなるエミッタ層５２４と、エミッタ層５２４上に設けられたｎ型ＧａＡｓ層からなるバラスト層５２５と、バラスト層５２５上に設けられたｎ型ＩｎＧａＡｓ層からなるグレーデッドなノンアロイ層（グレーデッド層）５２６とを備える。
【００３８】
コンタクト層３００は、ｎ型不純物としてＴｅ又はＳｅがドーピングされたＩｎ組成比ｘが０．３≦ｘ≦０．６で一定のｎ型ＩｎＧａＡｓ層からなり、そのｎ型ＩｎＧａＡｓ層は、ｎ型不純物濃度が１．０×１０19ｃｍ-3以上５．０×１０19ｃｍ-3以下で、且つ、炭素濃度が１．０×１０16ｃｍ-3以上３．０×１０18ｃｍ-3以下である。
【００３９】
また、コンタクト層３００は、ｎ型不純物濃度の面内バラツキが６．０％以下であり、Ｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った移動度が５００ｃｍ2／Ｖ・ｓ以上１５００ｃｍ2／Ｖ・ｓ以下である。
【００４０】
このコンタクト層３００は、Ｉｎ組成比が０からｘ（ｘは、上述したコンタクト層のＩｎ組成比）まで増加するｎ型ＩｎＧａＡｓ層からなるグレーデッド層５２６上に設けられ、グレーデッド層５２６は、ｎ型不純物濃度が３．０×１０18ｃｍ-3以上７．０×１０18ｃｍ-3以下で、且つ、炭素濃度が１．０×１０17ｃｍ-3以上１．０×１０18ｃｍ-3以下である。
【００４１】
さて、本実施の形態に係るトランジスタ用エピタキシャルウェハ１０は、気相成長装置にてトランジスタ用エピタキシャルウェハを連続的に生産する際に、２回目以降に生産するトランジスタ用エピタキシャルウェハにおけるＴｅやＳｅのエピタキシャル層中への混入を防止するものである。
【００４２】
そのために、トランジスタ用エピタキシャルウェハ１０では、基板１００上に形成するバッファ層４００として、メモリー効果を抑止するためのメモリ抑止層として機能する、ＴｅやＳｅを取り込みやすい第１バッファ層４０１を設けている。
【００４３】
これにより、残留したＴｅやＳｅを第１バッファ層４０１に積極的に取り込み、その上に形成されるトランジスタ機能層５００、特に、バッファ層４００上に形成されるＨＥＭＴ構造層５１０に混入するＴｅやＳｅの量を低減し、電気的特性等の特性変動を抑制することができる。
【００４４】
この効果を確認するために、基板１００上に、第１バッファ層４０１を５０ｎｍ、Ａｌ組成比ｙが０．２８の第２バッファ層４０２を５００ｎｍ、Ａｌ組成比が０．３の電子供給層５１１を３０ｎｍ、Ａｌ組成比が０．３のスペーサ層５１２を１０ｎｍ、Ｉｎ組成比が０．１８のチャネル層５１３を１５ｎｍ、Ａｌ組成比が０．３のスペーサ層５１４を１０ｎｍ、Ｉｎ組成比が０．４８の電子供給層５１５を３０ｎｍ、ショットキー層５１６を３０ｎｍ、Ｉｎ組成比が０．４８のストッパ層５３０を１０ｎｍ、サブコレクタ層５２１を５００ｎｍ、コレクタ層５２２を７００ｎｍ、ベース層５２３を１２０ｎｍ、Ｉｎ組成比が０．４８のエミッタ層５２４を４０ｎｍ、バラスト層５２５を１００ｎｍ、Ｉｎ組成比が０から０．５まで増加するグレーデッド層５２６及びＩｎ組成比が０．５のコンタクト層３００を共に５０ｎｍ、順次積層したＢｉ−ＦＥＴ構造を連続的に作製した。
【００４５】
このＢｉ−ＦＥＴ構造では、ベース抵抗２２０Ω／ｓｑ、電流利得１２０（電流密度１ｋＡ／ｃｍ2）と増幅し、移動度５５００ｃｍ2／Ｖ・ｓ、シートキャリア濃度２．１×１０12ｃｍ-2、ピンチオフ電圧−０．５Ｖと動作した。
【００４６】
このように、本実施の形態に係るトランジスタ用エピタキシャルウェハ１０によれば、配管パージ等の作業を行うことなく、電気的特性等に影響を与える残留したＴｅやＳｅのエピタキシャル層中への混入を防止できる。つまり、本発明では、連続的に生産性良く、高品質のＢｉ−ＦＥＴ構造が得られる。
【実施例】
【００４７】
第１バッファ層の厚さを１０ｎｍ以上２００ｎｍ以下に限定した理由を述べる。
【００４８】
第１バッファ層の厚さを０ｎｍ、２ｎｍ、５ｎｍ、１０ｎｍ、２０ｎｍ、５０ｎｍ、１００ｎｍ、１５０ｎｍ、２００ｎｍと変化させてトランジスタ用エピタキシャルウェハを連続的に２回作製した結果を図２及び表１に示す。ここで、第１バッファ層の厚さの上限については、生産性を考えて２００ｎｍとした。
【００４９】
【表１】
【００５０】
図２及び表１から分かるように、第１バッファ層の厚さが１０ｎｍ以上の場合には、シートキャリア濃度の上昇がほとんど無く、トランジスタ用エピタキシャルウェハを連続的に生産しても優れた電気的特性を維持できる。
【００５１】
以上の理由から、本発明では、第１バッファ層の厚さを１０ｎｍ以上２００ｎｍ以下に限定した。
【符号の説明】
【００５２】
１０ トランジスタ用エピタキシャルウェハ
１００ 基板
２００ 化合物半導体層
３００ コンタクト層
４００ バッファ層
４０１ 第１バッファ層
４０２ 第２バッファ層
【技術分野】
【０００１】
本発明は、基板上に高電子移動度トランジスタ構造層とヘテロバイポーラトランジスタ構造層とを有するＢｉ−ＦＥＴ構造のトランジスタ用エピタキシャルウェハに関するものである。
【背景技術】
【０００２】
携帯電話等の端末機器用の送受信用パワー増幅器には、化合物半導体を用いて形成されるヘテロバイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ；ＨＢＴ）や高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ；ＨＥＭＴ）が用いられている。
【０００３】
ＨＢＴの動作は、基本的には通常のバイポーラトランジスタ（Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ；ＢＪＴ）と同様である。
【０００４】
ｎｐｎ型ＢＪＴでは、エミッタからコレクタに向かって流れる電子量をベース電流（ホール電流）により制御することで、トランジスタとしての動作をさせている。即ち、ホール電流を増やすことにより、コレクタ電流が増大する。
【０００５】
しかし、ｎｐｎ型ＢＪＴでは、ホール電流を更に増やすと、ベースからエミッタに向かってホールが漏れだし、トランジスタの電流増幅率が低下する問題がある。
【０００６】
これに対して、エミッタにバンドギャップの大きな半導体材料を用いて構成されるｎｐｎ型ＨＢＴでは、ベース−エミッタ界面に障壁ができるため、ホールがエミッタへ漏れるのを抑えることができる。よって、ＨＢＴでは、電流増幅率を低下させずに、コレクタ電流を大きくできる。
【０００７】
図３に示すように、従来のＨＢＴ構造３０は、半絶縁性ＧａＡｓからなる基板３１上に、サブコレクタ層３２となるｎ型ＧａＡｓ層を厚さ５００ｎｍ、コレクタ層３３となるｎ型ＧａＡｓ層を厚さ７００ｎｍ、ベース層３４となるｐ型ＧａＡｓ層を厚さ８０ｎｍ、エミッタ層３５となるＩｎ組成比が０．４８のｎ型ＩｎＧａＰ層を４０ｎｍ、エミッタコンタクト層３６となるｎ型ＧａＡｓ層を１００ｎｍ、グレーデッドのノンアロイ層３７となるＩｎ組成比が０から０．５まで増加するｎ型ＩｎＧａＡｓ層を５０ｎｍ、均一組成のノンアロイ層３８となるＩｎ組成比が０．５のｎ型ＩｎＧａＡｓ層を５０ｎｍの順に積層して形成される。
【０００８】
一方、ＩｎＧａＡｓ層をチャネル層とし、チャネル層の両側又は片側に電子供給層を有するヘテロ結合ＨＥＭＴは、電子が高速移動する利点を活かして高速動作が可能なだけでなく、マイクロ波帯等の超高周波帯における高出力、且つ、高効率動作が可能である。
【０００９】
図４に示すように、従来のＨＥＭＴ構造４０は、半絶縁性ＧａＡｓからなる基板４１上に、アンドープＧａＡｓ層からなるバッファ層４２、ｎ型ＡｌＧａＡｓ層からなる電子供給層４３、アンドープＡｌＧａＡｓ層からなるスペーサ層４４、アンドープＩｎＧａＡｓ層からなるチャネル層４５、アンドープＡｌＧａＡｓ層からなるスペーサ層４６、ｎ型ＡｌＧａＡｓ層からなる電子供給層４７、ｎ型ＧａＡｓ層からなるキャップ層４８を順に積層して形成される。
【００１０】
これらトランジスタは、主に通信端末機器の送受信用パワー増幅器に用いられてきたが、近年、通信端末機器は、音声やテキストデータだけでなく、動画像などの大容量、且つ、多様な情報を高速で送受信することが求められている。このため、通信端末機器の中で最も電力を消費する部品である送受信用パワー増幅器にも高性能化が求められ、低電圧動作や消費電力の低減が要求されている。
【００１１】
この要求に対しては、送受信用パワー増幅器の効率を上げることにより応えることができるが、一般に送受信用パワー増幅器を高効率で動作させた場合には、出力信号に歪みが生じるという問題がある。この歪みにより隣接する通信チャネルへ電波が漏れ出し、隣の信号と干渉し、送信データが異なった値となる。
【００１２】
そこで、図５に示すように、電流駆動能力の高いＨＢＴ（又はＨＥＭＴ）５１，５２を１つの増幅器モジュールに複数用いることで、出力信号の歪みを抑え、高い振幅を持つ出力信号が得られるパワー増幅器モジュール５０を使用している。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００６−２２８７８４号公報
【特許文献２】特開２００７−１０３８０７号公報
【特許文献３】特開平１０−９７９９６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
ところで、基板上にＨＥＭＴ構造、ＨＢＴ構造を順次積層したＢｉ−ＦＥＴ構造においては、最上層のノンアロイ層は電極を付けた際の接触抵抗を低減させるため、高濃度にｎ型不純物がドーピングされている。一般的には、ｎ型不純物としてＴｅやＳｅが用いられており、この原料としてはＤＥＴｅ（ジエチルテルル）やＨ2Ｓｅ（セレン化水素）が用いられている。
【００１５】
ところが、ＤＥＴｅやＨ2Ｓｅは、所謂「メモリー効果」が非常に大きく、気相成長装置の反応炉にガスを送る配管系や反応炉内に付着して残留しやすい。このため、従来の気相成長法により連続して結晶成長を行う場合、残留したＴｅやＳｅをバッファ層内に閉じ込めてしまうことができず、エピタキシャル層中やエピタキシャル層の界面・表面に取り込まれ、電気的特性に影響を与える。例えば、Ｓｅが電子供給層に取り込まれてｎ型が強くなると、ＨＥＭＴの重要な特性であるシートキャリア濃度が高くなってしまう。
【００１６】
従って、従来、ＤＥＴｅやＨ2Ｓｅを流す工程を含むエピタキシャル成長を連続で行うことができず、成長の合間に残留したＴｅやＳｅを取り除く作業が必要となっていた。
【００１７】
残留したＴｅやＳｅを取り除く作業としては、通常、気相成長前に、水素や窒素等の不活性ガスを配管系に供給する配管パージが実施されている。また、配管パージだけでは除去が不十分として、気相成長前や気相成長中断中に、Ｖ族元素を含む原料化合物をｎ型不純物供給ラインに流すことによって、ｎ型不純物供給ラインの清浄化を行うことが提案されている（例えば、特許文献３参照）。
【００１８】
しかしながら、気相成長前等に、水素等の不活性ガスを配管系に流す配管パージや、Ｖ族元素を含む原料化合物をｎ型不純物供給ラインに流すと言う従来の作業は、時間が掛かり、生産性を上げることができなかった。
【００１９】
そこで、本発明の目的は、配管パージ等の作業を行うことなく、電気的特性等に影響を与える残留したＴｅやＳｅのエピタキシャル層中への混入を防止できるトランジスタ用エピタキシャルウェハを提供することにある。
【課題を解決するための手段】
【００２０】
この目的を達成するために創案された本発明は、基板と、前記基板上に設けられたトランジスタ機能層を含む化合物半導体層と、前記化合物半導体層上に設けられたコンタクト層とを有するトランジスタ用エピタキシャルウェハにおいて、前記コンタクト層は、ｎ型不純物としてＴｅ又はＳｅがドーピングされたＩｎ組成比ｘが０．３≦ｘ≦０．６で一定のｎ型ＩｎＧａＡｓ層からなり、前記ｎ型ＩｎＧａＡｓ層は、ｎ型不純物濃度が１．０×１０19ｃｍ-3以上５．０×１０19ｃｍ-3以下で、且つ、炭素濃度が１．０×１０16ｃｍ-3以上３．０×１０18ｃｍ-3以下であり、前記化合物半導体層は、前記基板上に設けられたバッファ層を備え、前記バッファ層は、前記基板上に設けられたアンドープＡｌＡｓ層からなる第１バッファ層と、前記第１バッファ層上に設けられたＡｌ組成比ｙが０＜ｙ＜１のアンドープＡｌＧａＡｓ層からなる第２バッファ層とからなるトランジスタ用エピタキシャルウェハである。
【００２１】
前記バッファ層は、厚さが０．４μｍ以上０．９μｍ以下に形成され、前記第２バッファ層は、Ｔｅ濃度又はＳｅ濃度が２．０×１０15ｃｍ-3以下で、且つ、炭素濃度が１．０×１０16ｃｍ-3以上５．０×１０17ｃｍ-3以下であると良い。
【００２２】
前記第１バッファ層は、厚さが１０ｎｍ以上２００ｎｍ以下に形成されると良い。
【００２３】
前記コンタクト層は、ｎ型不純物濃度の面内バラツキが６．０％以下であり、Ｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った移動度が５００ｃｍ2／Ｖ・ｓ以上１５００ｃｍ2／Ｖ・ｓ以下であると良い。
【００２４】
前記コンタクト層は、Ｉｎ組成比が０からｘまで増加するｎ型ＩｎＧａＡｓ層からなるグレーデッド層上に設けられ、前記グレーデッド層は、ｎ型不純物濃度が３．０×１０18ｃｍ-3以上７．０×１０18ｃｍ-3以下で、且つ、炭素濃度が１．０×１０17ｃｍ-3以上１．０×１０18ｃｍ-3以下であると良い。
【００２５】
前記トランジスタ機能層は、前記基板側から、電界効果型トランジスタ構造層と、ヘテロバイポーラ型トランジスタ構造層とを有し、前記電界効果型トランジスタ構造層と前記ヘテロバイポーラ型トランジスタ構造層との間には、ｎ型ＩｎＧａＰ層からなるストッパ層が設けられると良い。
【発明の効果】
【００２６】
本発明によれば、配管パージ等の作業を行うことなく、電気的特性等に影響を与える残留したＴｅやＳｅのエピタキシャル層中への混入を防止できる。
【図面の簡単な説明】
【００２７】
【図１】本発明に係るトランジスタ用エピタキシャルウェハを示す構造図である。
【図２】第１バッファ層の膜厚を変化させたときの成長回数とシートキャリア濃度との関係を示す図である。
【図３】従来のＨＢＴ構造を示す構造図である。
【図４】従来のＨＥＭＴ構造を示す構造図である。
【図５】複数のＨＢＴを用いたパワー増幅器モジュールを示す回路図である。
【発明を実施するための形態】
【００２８】
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。
【００２９】
図１は、本発明の好適な実施の形態に係るトランジスタ用エピタキシャルウェハを示す構造図である。
【００３０】
図１に示すように、本実施の形態に係るトランジスタ用エピタキシャルウェハ１０は、半絶縁性ＧａＡｓからなる基板１００と、基板１００上に設けられた化合物半導体層２００と、化合物半導体層２００上に設けられたコンタクト層３００とを有する。
【００３１】
化合物半導体層２００は、基板１００上に設けられたバッファ層４００と、バッファ層４００上に設けられたトランジスタ機能層５００とを備える。
【００３２】
バッファ層４００は、基板１００上に設けられたアンドープＡｌＡｓ層からなる第１バッファ層４０１と、第１バッファ層４０１上に設けられたＡｌ組成比ｙが０＜ｙ＜１のアンドープＡｌＧａＡｓ層からなる第２バッファ層４０２とを備える。
【００３３】
バッファ層４００は、厚さが０．４μｍ以上０．９μｍ以下に形成され、このうち第１バッファ層４０１は、厚さが１０ｎｍ以上２００ｎｍ以下に形成される。
【００３４】
第２バッファ層４０２は、Ｔｅ濃度又はＳｅ濃度が２．０×１０15ｃｍ-3以下で、且つ、炭素濃度が１．０×１０16ｃｍ-3以上５．０×１０17ｃｍ-3以下である。
【００３５】
トランジスタ機能層５００は、基板１００側から、電界効果型トランジスタ構造層（ＨＥＭＴ構造層）５１０と、ヘテロバイポーラ型トランジスタ構造層（ＨＢＴ構造層）５２０とを有し、ＨＥＭＴ構造層５１０とＨＢＴ構造層５２０との間には、ｎ型ＩｎＧａＰ層からなるエッチングストッパ層（ストッパ層）５３０が設けられる。
【００３６】
ＨＥＭＴ構造層５１０は、第２バッファ層４０２上に設けられたｎ型ＡｌＧａＡｓ層からなる電子供給層５１１と、電子供給層５１１上に設けられたアンドープＡｌＧａＡｓ層からなるスペーサ層５１２と、スペーサ層５１２上に設けられたアンドープＩｎＧａＡｓ層からなるチャネル層５１３と、チャネル層５１３上に設けられたアンドープＡｌＧａＡｓ層からなるスペーサ層５１４と、スペーサ層５１４上に設けられたｎ型ＡｌＧａＡｓ層からなる電子供給層５１５と、電子供給層５１５上に設けられたアンドープＧａＡｓ層からなるショットキー層５１６とを備える。
【００３７】
ＨＢＴ構造層５２０は、ストッパ層５３０上に設けられたｎ型ＧａＡｓ層からなるサブコレクタ層５２１と、サブコレクタ層５２１上に設けられたｎ型ＧａＡｓ層からなるコレクタ層５２２と、コレクタ層５２２上に設けられたｐ型ＧａＡｓ層からなるベース層５２３と、ベース層５２３上に設けられたｎ型ＩｎＧａＰ層からなるエミッタ層５２４と、エミッタ層５２４上に設けられたｎ型ＧａＡｓ層からなるバラスト層５２５と、バラスト層５２５上に設けられたｎ型ＩｎＧａＡｓ層からなるグレーデッドなノンアロイ層（グレーデッド層）５２６とを備える。
【００３８】
コンタクト層３００は、ｎ型不純物としてＴｅ又はＳｅがドーピングされたＩｎ組成比ｘが０．３≦ｘ≦０．６で一定のｎ型ＩｎＧａＡｓ層からなり、そのｎ型ＩｎＧａＡｓ層は、ｎ型不純物濃度が１．０×１０19ｃｍ-3以上５．０×１０19ｃｍ-3以下で、且つ、炭素濃度が１．０×１０16ｃｍ-3以上３．０×１０18ｃｍ-3以下である。
【００３９】
また、コンタクト層３００は、ｎ型不純物濃度の面内バラツキが６．０％以下であり、Ｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った移動度が５００ｃｍ2／Ｖ・ｓ以上１５００ｃｍ2／Ｖ・ｓ以下である。
【００４０】
このコンタクト層３００は、Ｉｎ組成比が０からｘ（ｘは、上述したコンタクト層のＩｎ組成比）まで増加するｎ型ＩｎＧａＡｓ層からなるグレーデッド層５２６上に設けられ、グレーデッド層５２６は、ｎ型不純物濃度が３．０×１０18ｃｍ-3以上７．０×１０18ｃｍ-3以下で、且つ、炭素濃度が１．０×１０17ｃｍ-3以上１．０×１０18ｃｍ-3以下である。
【００４１】
さて、本実施の形態に係るトランジスタ用エピタキシャルウェハ１０は、気相成長装置にてトランジスタ用エピタキシャルウェハを連続的に生産する際に、２回目以降に生産するトランジスタ用エピタキシャルウェハにおけるＴｅやＳｅのエピタキシャル層中への混入を防止するものである。
【００４２】
そのために、トランジスタ用エピタキシャルウェハ１０では、基板１００上に形成するバッファ層４００として、メモリー効果を抑止するためのメモリ抑止層として機能する、ＴｅやＳｅを取り込みやすい第１バッファ層４０１を設けている。
【００４３】
これにより、残留したＴｅやＳｅを第１バッファ層４０１に積極的に取り込み、その上に形成されるトランジスタ機能層５００、特に、バッファ層４００上に形成されるＨＥＭＴ構造層５１０に混入するＴｅやＳｅの量を低減し、電気的特性等の特性変動を抑制することができる。
【００４４】
この効果を確認するために、基板１００上に、第１バッファ層４０１を５０ｎｍ、Ａｌ組成比ｙが０．２８の第２バッファ層４０２を５００ｎｍ、Ａｌ組成比が０．３の電子供給層５１１を３０ｎｍ、Ａｌ組成比が０．３のスペーサ層５１２を１０ｎｍ、Ｉｎ組成比が０．１８のチャネル層５１３を１５ｎｍ、Ａｌ組成比が０．３のスペーサ層５１４を１０ｎｍ、Ｉｎ組成比が０．４８の電子供給層５１５を３０ｎｍ、ショットキー層５１６を３０ｎｍ、Ｉｎ組成比が０．４８のストッパ層５３０を１０ｎｍ、サブコレクタ層５２１を５００ｎｍ、コレクタ層５２２を７００ｎｍ、ベース層５２３を１２０ｎｍ、Ｉｎ組成比が０．４８のエミッタ層５２４を４０ｎｍ、バラスト層５２５を１００ｎｍ、Ｉｎ組成比が０から０．５まで増加するグレーデッド層５２６及びＩｎ組成比が０．５のコンタクト層３００を共に５０ｎｍ、順次積層したＢｉ−ＦＥＴ構造を連続的に作製した。
【００４５】
このＢｉ−ＦＥＴ構造では、ベース抵抗２２０Ω／ｓｑ、電流利得１２０（電流密度１ｋＡ／ｃｍ2）と増幅し、移動度５５００ｃｍ2／Ｖ・ｓ、シートキャリア濃度２．１×１０12ｃｍ-2、ピンチオフ電圧−０．５Ｖと動作した。
【００４６】
このように、本実施の形態に係るトランジスタ用エピタキシャルウェハ１０によれば、配管パージ等の作業を行うことなく、電気的特性等に影響を与える残留したＴｅやＳｅのエピタキシャル層中への混入を防止できる。つまり、本発明では、連続的に生産性良く、高品質のＢｉ−ＦＥＴ構造が得られる。
【実施例】
【００４７】
第１バッファ層の厚さを１０ｎｍ以上２００ｎｍ以下に限定した理由を述べる。
【００４８】
第１バッファ層の厚さを０ｎｍ、２ｎｍ、５ｎｍ、１０ｎｍ、２０ｎｍ、５０ｎｍ、１００ｎｍ、１５０ｎｍ、２００ｎｍと変化させてトランジスタ用エピタキシャルウェハを連続的に２回作製した結果を図２及び表１に示す。ここで、第１バッファ層の厚さの上限については、生産性を考えて２００ｎｍとした。
【００４９】
【表１】
【００５０】
図２及び表１から分かるように、第１バッファ層の厚さが１０ｎｍ以上の場合には、シートキャリア濃度の上昇がほとんど無く、トランジスタ用エピタキシャルウェハを連続的に生産しても優れた電気的特性を維持できる。
【００５１】
以上の理由から、本発明では、第１バッファ層の厚さを１０ｎｍ以上２００ｎｍ以下に限定した。
【符号の説明】
【００５２】
１０ トランジスタ用エピタキシャルウェハ
１００ 基板
２００ 化合物半導体層
３００ コンタクト層
４００ バッファ層
４０１ 第１バッファ層
４０２ 第２バッファ層
【特許請求の範囲】
【請求項１】
基板と、前記基板上に設けられたトランジスタ機能層を含む化合物半導体層と、前記化合物半導体層上に設けられたコンタクト層とを有するトランジスタ用エピタキシャルウェハにおいて、
前記コンタクト層は、ｎ型不純物としてＴｅ又はＳｅがドーピングされたＩｎ組成比ｘが０．３≦ｘ≦０．６で一定のｎ型ＩｎＧａＡｓ層からなり、前記ｎ型ＩｎＧａＡｓ層は、ｎ型不純物濃度が１．０×１０19ｃｍ-3以上５．０×１０19ｃｍ-3以下で、且つ、炭素濃度が１．０×１０16ｃｍ-3以上３．０×１０18ｃｍ-3以下であり、
前記化合物半導体層は、前記基板上に設けられたバッファ層を備え、前記バッファ層は、前記基板上に設けられたアンドープＡｌＡｓ層からなる第１バッファ層と、前記第１バッファ層上に設けられたＡｌ組成比ｙが０＜ｙ＜１のアンドープＡｌＧａＡｓ層からなる第２バッファ層とからなることを特徴とするトランジスタ用エピタキシャルウェハ。
【請求項２】
前記バッファ層は、厚さが０．４μｍ以上０．９μｍ以下に形成され、
前記第２バッファ層は、Ｔｅ濃度又はＳｅ濃度が２．０×１０15ｃｍ-3以下で、且つ、炭素濃度が１．０×１０16ｃｍ-3以上５．０×１０17ｃｍ-3以下である請求項１に記載のトランジスタ用エピタキシャルウェハ。
【請求項３】
前記第１バッファ層は、厚さが１０ｎｍ以上２００ｎｍ以下に形成される請求項１又は２に記載のトランジスタ用エピタキシャルウェハ。
【請求項４】
前記コンタクト層は、ｎ型不純物濃度の面内バラツキが６．０％以下であり、Ｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った移動度が５００ｃｍ2／Ｖ・ｓ以上１５００ｃｍ2／Ｖ・ｓ以下である請求項１〜３のいずれかに記載のトランジスタ用エピタキシャルウェハ。
【請求項５】
前記コンタクト層は、Ｉｎ組成比が０からｘまで増加するｎ型ＩｎＧａＡｓ層からなるグレーデッド層上に設けられ、
前記グレーデッド層は、ｎ型不純物濃度が３．０×１０18ｃｍ-3以上７．０×１０18ｃｍ-3以下で、且つ、炭素濃度が１．０×１０17ｃｍ-3以上１．０×１０18ｃｍ-3以下である請求項１〜４のいずれかに記載のトランジスタ用エピタキシャルウェハ。
【請求項６】
前記トランジスタ機能層は、前記基板側から、電界効果型トランジスタ構造層と、ヘテロバイポーラ型トランジスタ構造層とを有し、前記電界効果型トランジスタ構造層と前記ヘテロバイポーラ型トランジスタ構造層との間には、ｎ型ＩｎＧａＰ層からなるストッパ層が設けられる請求項１〜５のいずれかに記載のトランジスタ用エピタキシャルウェハ。
【請求項１】
基板と、前記基板上に設けられたトランジスタ機能層を含む化合物半導体層と、前記化合物半導体層上に設けられたコンタクト層とを有するトランジスタ用エピタキシャルウェハにおいて、
前記コンタクト層は、ｎ型不純物としてＴｅ又はＳｅがドーピングされたＩｎ組成比ｘが０．３≦ｘ≦０．６で一定のｎ型ＩｎＧａＡｓ層からなり、前記ｎ型ＩｎＧａＡｓ層は、ｎ型不純物濃度が１．０×１０19ｃｍ-3以上５．０×１０19ｃｍ-3以下で、且つ、炭素濃度が１．０×１０16ｃｍ-3以上３．０×１０18ｃｍ-3以下であり、
前記化合物半導体層は、前記基板上に設けられたバッファ層を備え、前記バッファ層は、前記基板上に設けられたアンドープＡｌＡｓ層からなる第１バッファ層と、前記第１バッファ層上に設けられたＡｌ組成比ｙが０＜ｙ＜１のアンドープＡｌＧａＡｓ層からなる第２バッファ層とからなることを特徴とするトランジスタ用エピタキシャルウェハ。
【請求項２】
前記バッファ層は、厚さが０．４μｍ以上０．９μｍ以下に形成され、
前記第２バッファ層は、Ｔｅ濃度又はＳｅ濃度が２．０×１０15ｃｍ-3以下で、且つ、炭素濃度が１．０×１０16ｃｍ-3以上５．０×１０17ｃｍ-3以下である請求項１に記載のトランジスタ用エピタキシャルウェハ。
【請求項３】
前記第１バッファ層は、厚さが１０ｎｍ以上２００ｎｍ以下に形成される請求項１又は２に記載のトランジスタ用エピタキシャルウェハ。
【請求項４】
前記コンタクト層は、ｎ型不純物濃度の面内バラツキが６．０％以下であり、Ｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った移動度が５００ｃｍ2／Ｖ・ｓ以上１５００ｃｍ2／Ｖ・ｓ以下である請求項１〜３のいずれかに記載のトランジスタ用エピタキシャルウェハ。
【請求項５】
前記コンタクト層は、Ｉｎ組成比が０からｘまで増加するｎ型ＩｎＧａＡｓ層からなるグレーデッド層上に設けられ、
前記グレーデッド層は、ｎ型不純物濃度が３．０×１０18ｃｍ-3以上７．０×１０18ｃｍ-3以下で、且つ、炭素濃度が１．０×１０17ｃｍ-3以上１．０×１０18ｃｍ-3以下である請求項１〜４のいずれかに記載のトランジスタ用エピタキシャルウェハ。
【請求項６】
前記トランジスタ機能層は、前記基板側から、電界効果型トランジスタ構造層と、ヘテロバイポーラ型トランジスタ構造層とを有し、前記電界効果型トランジスタ構造層と前記ヘテロバイポーラ型トランジスタ構造層との間には、ｎ型ＩｎＧａＰ層からなるストッパ層が設けられる請求項１〜５のいずれかに記載のトランジスタ用エピタキシャルウェハ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−１６４７５３（Ｐ２０１２−１６４７５３Ａ）
【公開日】平成２４年８月３０日（２０１２．８．３０）
【国際特許分類】
【出願番号】特願２０１１−２２８９０（Ｐ２０１１−２２８９０）
【出願日】平成２３年２月４日（２０１１．２．４）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
【公開日】平成２４年８月３０日（２０１２．８．３０）
【国際特許分類】
【出願日】平成２３年２月４日（２０１１．２．４）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
[ Back to top ]