撮像装置
【課題】細径化が図られた内視鏡等の撮像装置と、これに用いられる固体撮像装置とを提供する。
【解決手段】撮像装置は、レンズ２５と、入射光を信号に変換する画素が行列状に配置されてなる撮像部１６、撮像部１６から見て行方向に隣接する垂直走査回路４、撮像部１６から読み出された信号を処理するための周辺回路、及び複数の端子１７がそれぞれ上面に設けられた固体撮像装置１と、撮像部１６上に直接設置され、入射光を前記撮像部へと導くプリズム２とを備える。固体撮像装置１から出力された信号の大きさに応じてプロセッサ２０から出力される光の明るさが変動することで、露光調節が行われる。
【解決手段】撮像装置は、レンズ２５と、入射光を信号に変換する画素が行列状に配置されてなる撮像部１６、撮像部１６から見て行方向に隣接する垂直走査回路４、撮像部１６から読み出された信号を処理するための周辺回路、及び複数の端子１７がそれぞれ上面に設けられた固体撮像装置１と、撮像部１６上に直接設置され、入射光を前記撮像部へと導くプリズム２とを備える。固体撮像装置１から出力された信号の大きさに応じてプロセッサ２０から出力される光の明るさが変動することで、露光調節が行われる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子内視鏡等の撮像機器に用いられる固体撮像装置に関するものである。
【背景技術】
【０００２】
近年、固体撮像装置を内部に組み込んだ電子内視鏡が広く用いられている。医療分野では電子内視鏡が検査や低侵襲手術などに用いられているが、患者の不快感を低減するため、あるいは術後の回復を早めるために電子内視鏡の細径化が望まれている。
【０００３】
特許文献１には、ＣＣＤ（Charge Coupling Device）が設けられた撮像部と周辺回路とを１チップ上に形成した固体撮像装置を備えた内視鏡が開示されている（第１の従来例）。撮像部と周辺回路とを同一基板上に形成することで、内視鏡の挿入部における信号線数が削減され、内視鏡の先端部の細径化が図られている。
【０００４】
また、特許文献２には、挿入部にＣＣＤ型固体撮像装置が搭載された内視鏡が開示されている（第２の従来例）。従来の内視鏡において、外部から入射した光の光軸は固体撮像装置の撮像部上に搭載されたプリズムによって直角に曲げられ、入射光は撮像部に垂直に照射される。固体撮像装置は、基板面が内視鏡の軸に対して平行になるように搭載されている。この構成により、固体撮像装置の基板面を内視鏡の軸に対して垂直に配置する場合に比べて内視鏡の挿入部を細径化することができる。
【特許文献１】特開平１１−３２９８２号公報
【特許文献２】特開昭６３−３０３５８０号公報（第１図、第２図）
【特許文献３】特開平５−２６８５３５号公報
【特許文献４】特開２０００−３３３０８１号公報
【特許文献５】特開昭６２−２５５９１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、第１の従来例に係る内視鏡においては、固体撮像装置に接続される信号線数を低減できるものの、撮像部と周辺回路とを同一基板上に形成しているため、基板の対角長が増大し、内視鏡の径がかえって大きくなる場合がある。これに対し、固体撮像装置としてＣＭＯＳセンサを用いれば、撮像部内の画素回路と周辺回路とを同一基板上に容易に集積化することができるようになり、低消費電力化も図れるが、同様に基板の対角長が増大し、十分に内視鏡の径を細くすることは難しかった。
【０００６】
また、固体撮像装置を第２の従来例のように配置した場合には、挿入部の細径化が固体撮像装置の短辺長さ、すなわち行（ロー）方向長さにより制限される。しかし、従来の固体撮像装置、特にＣＭＯＳセンサを用いた場合では固体撮像装置の行方向長さは十分に短くできず、内視鏡の径をさらに小さくすることが難しかった。
【０００７】
本発明は、かかる点に鑑みてなされたものであり、細径化が図られた内視鏡等の撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の撮像装置は、外部からの入射光を集めるレンズと、前記入射光を信号に変換する画素が行方向及び列方向の２次元状に配置されてなる撮像部、前記撮像部から見て行方向に隣接し、前記信号の読み出しを行う前記画素を行ごとに選択する垂直走査回路、前記撮像部から読み出された前記信号を処理するための周辺回路、及び前記信号を出力する信号用端子を含む複数の端子がそれぞれ上面に設けられた固体撮像装置と、前記撮像部上に直接設置され、前記レンズを通った前記入射光の光軸を曲げて前記入射光を前記撮像部へと導くプリズムとを備え、前記周辺回路は、前記撮像部から見て列方向の一方である第１の方向に配置され、前記複数の端子は前記周辺回路から見て前記第１の方向に配置されており、前記レンズの光軸と前記第１の方向とが平行に揃えられている。
【０００９】
この構成によれば、周辺回路や複数の端子が撮像部から見て第１の方向に配置された上でレンズの光軸と前記第１の方向とが平行に揃えられているので、固体撮像装置の行方向長さを縮小することができ、これによって撮像装置の径を小さくすることができる。
【００１０】
特に、前記固体撮像装置から出力された前記信号の大きさに応じた明るさの光を出力するプロセッサと、前記プロセッサから出力された光を外部に照射する送光部材とをさらに備えている場合、固体撮像装置から出力された信号の大きさに基づいて露光を調節できるため、垂直走査回路にいわゆる電子シャッター機能を持たせる必要がなくなり、垂直走査回路の構成を簡素化することができる。そのため、固体撮像装置の列方向長さを増大させることなく垂直走査回路の行方向の長さを縮小することができ、結果として撮像装置の径を小さくすることが可能となる。
【００１１】
本発明の第２の撮像装置は、入射光を信号に変換する画素が行方向及び列方向の２次元状に配置されてなる撮像部と、前記撮像部から見て行方向に隣接し、前記信号の読み出しを行う前記画素を行ごとに選択する垂直走査回路とが上面に設けられた固体撮像装置と、前記撮像部上に直接設置され、前記入射光の光軸を曲げて前記入射光を前記撮像部へと導くプリズムと、前記画素の列ごとに設けられ、前記画素から読み出された前記信号をアナログ／デジタル変換するカラムＡＤＣと、前記画素から行ごとにパラレルに読み出された前記信号をシリアル信号に変換するＰＳ変換回路と、前記画素から読み出された信号を選択して順次前記信号用端子から出力させる水平走査回路と、前記垂直走査回路及び前記水平走査回路に制御信号を供給するタイミングジェネレータと、前記固体撮像装置のうち前記撮像部から見て列方向の一方である第１の方向に位置する領域上に配置または積層された１つ以上の半導体チップとを備え、前記カラムＡＤＣ、前記ＰＳ変換回路、前記水平走査回路、及び前記タイミングジェネレータは、前記１つ以上の半導体チップ上及び前記固体撮像装置のうち前記撮像部から見て前記第１の方向に位置する領域上に分かれて配置されている。
【００１２】
この構成によれば、信号の読み出しに用いられる周辺回路を１つ以上の半導体チップ上に分けて形成することで、固体撮像装置の列方向の長さを短くすることができる。また、周辺回路は平面的に見て撮像部の列方向の一方に配置されている。このため、撮像装置に用いた場合に、挿入部の長さを短くして機動性が高く、径の細い撮像装置を実現することができる。
【発明の効果】
【００１３】
本発明の撮像装置によれば、周辺回路や複数の端子が撮像部から見て第１の方向に配置された上でレンズの光軸と前記第１の方向とが平行に揃えられているので、固体撮像装置の行方向長さを縮小することができ、細径化を図ることができる。
【００１４】
特に、固体撮像装置から出力された信号の大きさに基づいて露光を調節する場合には、垂直走査回路にいわゆる電子シャッター機能を持たせる必要がなくなり、垂直走査回路の構成を簡素化することができる。そのため、固体撮像装置の列方向長さを増大させることなく垂直走査回路の行方向の長さを縮小することができ、結果として撮像装置の径を大幅に小さくすることが可能となる。
【発明を実施するための最良の形態】
【００１５】
（第１の実施形態）
−全体構成−
図１（ａ）、（ｂ）は、本発明の第１の実施形態に係る固体撮像装置を概略的に示す側面図及び平面図である。また、図２は、図１（ａ）、（ｂ）に示す固体撮像装置を搭載した本実施形態に係る撮像装置の概略構成を示す図である。図２では、撮像装置の例として内視鏡を示している。また、本明細書では、図１に示す縦方向を固体撮像装置１の列方向（長辺方向）とし、横方向を固体撮像装置１の行方向（短辺方向）として説明する。
【００１６】
図１（ａ）、（ｂ）に示すように、本実施形態の撮像装置は、光電変換を行う受光部が複数個配置されてなる撮像部１６が上面上に設けられた固体撮像装置１と、固体撮像装置１の撮像部１６上に直接設置され、入射光の光軸を垂直に曲げて入射光を撮像部１６へと導くプリズム２と、固体撮像装置１上で撮像部１６から見て列方向の一方（第１の方向）に位置する複数の端子１７とを備えている。複数の端子１７は、例えば電源電圧及び接地電圧を固体撮像装置１にそれぞれ供給するためのＶＤＤ端子及びＧＮＤ端子と、固体撮像装置１から出力される画像信号を差動伝送するための第１のＬＶＤＳ端子及び第２のＬＶＤＳ端子とを含んでいる。
【００１７】
固体撮像装置１の上面には、上述の撮像部１６と、撮像部１６の行方向に隣接して設けられた垂直走査回路４と、撮像部１６から見て列方向の一方（第１の方向）にそれぞれ設けられたカラムＡＤＣ（Column Analogue Digital Converter）５、ラインメモリ(line memory)６、水平走査回路７、ＰＳ（Parallel Serial）変換回路１０、ＬＶＤＳ（Low Voltage Differential Signaling）回路９、タイミングジェネレータ（ＴＧ；Timing Generator）８、及びＤＡＣ（Digital Analogue Converter）１１が集積化されている。撮像部１６において受光部で生成された信号は、後述するように複数のＭＯＳトランジスタで構成された信号読み出し回路により読み出される。信号の読み出しは、垂直走査回路４によって受光部の行ごとに順次行われる。
【００１８】
撮像部１６から出力された信号は受光部（画素）の列ごとに設けられたカラムＡＤＣによってディジタル信号に変換された後、ＬＶＤＳ回路９によって差動信号に変換され、第１のＬＶＤＳ端子及び第２のＬＶＤＳ端子（信号用端子）から出力される。信号が出力されるタイミングは水平走査回路７によって制御され、各列の受光部から出力された信号は、ＰＳ変換回路１０によってシリアル信号に変換された状態で出力される。固体撮像装置１から出力された信号は、ＴＡＢ（Tape Automated Bonding）基板３を介して外部の信号処理回路へと伝送される。なお、ＤＡＣ１１はカラムＡＤＣ５にアナログ信号を供給する。ＴＧ８は、垂直走査回路４、ＤＡＣ１１、カラムＡＤＣ５、水平走査回路７等の周辺回路に所定のデジタル制御信号を供給する。
【００１９】
本実施形態の撮像装置では、垂直走査回路４を除く複数の周辺回路と複数の端子１７とが撮像部１６から見て同一の方向（第１の方向）に配置されているので、固体撮像装置１の行方向の長さを従来の固体撮像装置に比べて小さくすることができる。また、本実施形態の固体撮像装置１はＭＯＳ型センサであるため、ＣＣＤ型センサを用いる場合に比べて複数の周辺回路を撮像部１６と同一基板上に集積化することが容易となり、平面サイズを小さくすることが可能となる。なお、ＬＶＤＳ回路９は固体撮像装置１の動作に必須の回路ではないが、ＬＶＤＳ回路９を設けることで高速シリアルデータ伝送が可能となり、ピン数を大幅に削減することができ、固体撮像装置１の行方向長さが入出力端子により制約を受けることがなくなる。さらに、低電圧、小電流で信号を伝送できるので、固体撮像装置１での消費電力を大幅に低減することができる。
【００２０】
次に、図２に示すように、本実施形態の撮像装置は、屈曲可能な管状部を有しており、管状部の先端に位置する挿入部１８の内部にはレンズ２５、固体撮像装置１、及びプリズム２などが設けられている。すなわち本実施形態の撮像装置は、外部から入射する光を集めるレンズ２５と、図１（ｂ）に示す本実施形態の固体撮像装置１と、プリズム２と、固体撮像装置１から出力された信号を伝送するケーブル２４と、ケーブル２４を介して入力された信号の大きさに応じた強度の光を出力するプロセッサ２０と、管状部内に設けられ、プロセッサ２０から出力された光を挿入部１８から外部に照射する光ファイバ（送光部材）２９とを備えている。
【００２１】
プロセッサ２０は、固体撮像装置１から出力された信号を処理する信号処理回路２２と、光ファイバ２９に光を出力する光源２３と、信号処理回路２２により処理された信号の大きさに応じて光源２３から出力される光の強度（明るさ）を制御するコントローラ２１とを有している。光源２３としては、例えばＬＥＤやレーザなどが用いられる。
【００２２】
本実施形態の撮像装置では、固体撮像装置１の列方向の辺（長辺）及び上述の第１の方向がレンズ２５の光軸に対して揃えられ、互いに平行（実装上の誤差等を含む）になるように固体撮像装置１が配置されている。固体撮像装置１の行方向の長さは上述した通り、従来の固体撮像装置に比べて短くなっているため、このようなプリズム２を用いて屈曲光学系を採用することで、挿入部１８の径は従来の内視鏡に比べて細くなっている。
【００２３】
また、本実施形態の撮像装置では、固体撮像装置１から出力される信号の大きさが大きい場合には光源２３に流す電流量を小さくして出射光の強度を弱め、固体撮像装置１から出力される信号の大きさが小さい場合には光源２３に流す電流量を小さくして出射光の強度を強める。このように、固体撮像装置１から出力される画像信号を用いて露光の調整を行うことができるので、本実施形態の撮像装置では、垂直走査回路４の構成を従来よりも簡素化することができる。このため、固体撮像装置１の行方向の長さをより縮小することが可能になっている。また、固体撮像装置１の列方向の長さは一般的な構成の垂直走査回路を用いる場合と変わらないため、挿入部において、屈曲できない硬質部分を長くすることなく細径化を図ることができる。垂直走査回路４の具体的な構成例を以下に説明する。
【００２４】
−垂直走査回路の構成例−
図３は、本実施形態の固体撮像装置の垂直走査回路４の具体構成例と、撮像部１６を構成する各画素の構成とを示す図である。
【００２５】
図３の右下に示すように、撮像部１６に行列状に配置された画素の各々は、フォトダイオード等の受光部と、転送トランジスタＴｒ３、増幅トランジスタＴｒ１、リセットトランジスタＴｒ２を有している。
【００２６】
図３の左上に示す垂直走査回路４は、ＴＧ８から出力されたクロック信号ＣＬＫ１、ＣＬＫ２と制御用データ（図３左上図に示す「Data」）とを受けるシフトレジスタと、共にシフトレジスタの出力を受ける複数の第１のＮＡＮＤゲート３２ａ及び複数の第２のＮＡＮＤゲート３２ｂとで構成されている。シフトレジスタは画素の行ごとに設けられたラッチ回路３０で構成される。第１のＮＡＮＤゲート３２ａは画素の行ごとに設けられ、同じ行に対応するラッチ回路３０からの出力と、制御信号Ｒｇとを受けて転送トランジスタのゲート電極に制御信号Ｔｒａｎｓを供給する。第２のＮＡＮＤゲート３２ｂは画素の行ごとに設けられ、同じ行に対応するラッチ回路３０からの出力と、制御信号Ｔｇとを受けてリセットトランジスタのゲート電極に制御信号Ｒｅｓｅｔを供給する。図３に示す例では、上から数えて奇数番目のラッチ回路３０はクロック信号ＣＬＫ１によって信号の出力タイミングが制御され、偶数番目のラッチ回路３０はクロック信号ＣＬＫ２によって信号の出力タイミングが制御される。なお、ラッチ回路３０は、例えば図３の左下に示すように、２つのトランスファーゲートと、３つのインバータと、１つのＡＮＤゲートとを組み合わせて構成される。撮像装置の挿入部の径を小さくするために、ラッチ回路３０はなるべく面積の小さい回路構成をとることが好ましい。以上の構成により、上から下へ、あるいは下から上へ、信号の読み出しまたはリセットを行う画素を行ごとに順次選択することができる。
【００２７】
ここで、従来の固体撮像装置では、信号読み出し用のシフトレジスタ及びＮＡＮＤゲートの他に、露光を制御するためのいわゆる電子シャッター機能が搭載されていた。このため、例えば垂直走査回路内に、シフトレジスタとＮＡＮＤゲートをさらに一組設ける必要があった。
【００２８】
これに対し、本実施形態の撮像装置では、画像信号を用いて光源２３の光量を調節することで露光制御が可能になるため、電子シャッター機能を省略することができ、垂直走査回路４の列方向の長さを変えずに行方向の長さを大幅に縮小することができる。このため、挿入部の硬質部分の長さを長くすることなく撮像装置の径をさらに小さくすることができ、患者の負担をより小さくすることができる。この構成によれば、例えば設計ルールが０．１８μｍプロセス以降である場合には、垂直走査回路４の行方向の長さを２００μｍ以下にすることが可能となる。なお、本実施形態の撮像装置では、次に説明するような画素構成をとることで、垂直走査回路４の構成が従来よりもさらに簡素化されている。
【００２９】
−画素の回路構成例−
図４（ａ）は、受光部と３つのＭＯＳトランジスタとで画素を構成する場合の一般的な例を示す図であり、（ｂ）は、受光部と４つのＭＯＳトランジスタとで画素を構成する場合の一般的な例を示す図である。また、図５（ａ）は、本実施形態の固体撮像装置における画素の構成例を示す回路図であり、（ｂ）は、画素における信号の読み出し動作を説明するための波形図である。
【００３０】
図４（ｂ）に示すように、４つのトランジスタ（転送トランジスタＴｒ３、増幅トランジスタＴｒ１、リセットトランジスタＴｒ２、及び選択トランジスタＴｒ４）を含む画素構成を採用した場合、画素の微細化が困難である上、垂直走査回路から互いに独立なＴｒａｎｓ（電荷読み出し用信号）、Ｓｅｌｅｃｔ（行選択用信号）、Ｒｅｓｅｔ（電荷リセット用信号）の３種類の信号を画素に供給する必要がある。そのため、垂直走査回路の構成が複雑になる。また、図４（ａ）に示す例では、選択トランジスタが画素ごとに設けられていないので、画素の面積を小さくすることはできるが、図４（ｂ）に示す例と同様にＴｒａｎｓ、Ｓｅｌｅｃｔ、Ｒｅｓｅｔの３種類の信号を垂直走査回路から供給する必要があるため、垂直走査回路の構成を簡素化することはできない。
【００３１】
これに対し、図３の下図及び図５（ａ）に示すように、本実施形態の固体撮像装置では、電源線５２は垂直走査回路４を介さずにリセットトランジスタＴｒ２のドレイン及び増幅トランジスタＴｒ１のドレインに接続されている。電源線５２には図１（ｂ）に示すＶＤＤ端子から供給された電圧がＴＧを介して後述するタイミングでハイレベル状態のときに供給される。このため、垂直走査回路４からは転送トランジスタ（第１のトランジスタ）Ｔｒ３のゲート電極に印加されるＴｒａｎｓと、リセットトランジスタ（第３のトランジスタ）Ｔｒ２のゲート電極に印加されるＲｅｓｅｔのみを画素に供給すればよいので、垂直走査回路４の構成を図３の左上図にように簡素化することができる。
【００３２】
−画素からの信号読み出し動作−
本実施形態の画素においては、図５（ｂ）に示すように、Ｘ行目（Ｘは自然数）の画素を選択する際には、時間（１）で、ＲｅｓｅｔＸをハイレベルにしてリセットトランジスタＴｒ２をオン状態にさせつつ、電源線５２にハイレベルの電圧を供給してＦＤ（Floating Diffusion；検出部）部の電位をハイレベルに固定する。その後、ＲｅｓｅｔＸをローレベルにしてリセットトランジスタＴｒ２をオフ状態にする。次に、時間（２）でＴｒａｎｓＸをローレベルからハイレベルに短期間のみ切り換えて転送トランジスタＴｒ３を所定期間オン状態にし、受光部に蓄積された信号をＦＤ部に転送する。増幅トランジスタ（第２のトランジスタ）Ｔｒ１のドレインにはハイレベルの電圧が供給されたままになっている。すると、受光部に蓄積された電荷量に応じてＦＤ部の電位が変動し、増幅トランジスタＴｒ１のソースに接続された信号線５０の電位が変動する。信号線５０の電位の変化分が信号としてカラムＡＤＣに伝達される。その後、ＲｅｓｅｔＸがローレベルからハイレベルに変化する。次に、時間（３）では、電源線５２に供給する電圧をローレベルにして増幅トランジスタＴｒ１をオフ状態にして画素選択を解除し、ＦＤ部の電位をローレベルにする。次いで、時間（４）では、電源線５２に印加する電圧をハイレベルに戻す。なお、選択されていない行の画素については時間（１）〜（４）までの期間を通してＲｅｓｅｔ、Ｔｒａｎｓともローレベルになっている。
【００３３】
図６は、垂直走査回路による信号読み出し動作を説明するための図である。上述の読み出し動作を１行目の画素次の行の画素へと順次行う際には、垂直走査回路において、まず１行目のシフトレジスタに所定期間ハイレベルの信号（Ｄａｔａ）を入力し、クロック信号ＣＫ１をハイレベルにして１行目のシフトレジスタの出力をハイレベルにする。この期間中に、制御信号Ｒｇ、Ｔｇを図６の下図のように変化させることで、垂直走査回路４から図５（ｂ）及び図６下図に示すＲｅｓｅｔＸ、ＴｒａｎｓＸが出力される。次に、１行目の画素からの信号読み出しが終了すると、クロック信号ＣＫ２がハイレベルとなり、２行目の２行目のシフトレジスタの出力がハイレベルになり、２行目の画素からの読み出し動作が開始される。以下、順次行ごとに画素から信号が読み出される。
【００３４】
−カラムＡＤＣの構成−
図７（ａ）は、画素から読み出され、シリアル変換されたアナログ信号をＡＤ変換する場合の固体撮像装置のレイアウト例を示す図であり、（ｂ）は、各列の信号線ごとにカラムＡＤＣが設けられた場合の固体撮像装置のレイアウト例を示す図である。
【００３５】
図７（ａ）に示す構成を採用する場合、各列の信号を一括してＡＤ変換器３７でＡＤ変換するため、ノイズキャンセラー３９が必要であり、画素の列ごとに容量Ｃ１、Ｃ２を有する列信号蓄積部を設ける必要がある。この容量Ｃ１、Ｃ２は平面面積が大きいため、列方向に固体撮像装置を縮小するのが困難である。また、すべての列から読み出した信号を一括してＡＤ変換するため、面積の大きなＡＤ変換器３７が必要となり、行方向に固体撮像装置を縮小するのも困難である。
【００３６】
これに対し、本実施形態の固体撮像装置では、図７（ｂ）に示すカラムＡＤＣを採用している。カラムＡＤＣ５を構成する各列のカラムＡＤＣは、例えば、ＤＡＣ１１から出力された参照信号と画素から出力された信号とがそれぞれ入力される比較器４７と、比較器４７の出力を受け、カウンタクロック信号により動作制御を受けるＵＤ（Up-Down）カウンタ４９と、ＵＤカウンタ４９の出力を記憶するメモリ５１とを有している。水平走査回路７によってメモリの動作は制御され、ディジタル信号に変換された信号が順次出力端子に出力される。この構成によれば、面積の大きい容量素子を有するノイズキャンセラー３９を設ける必要がなくなるので、列方向に固体撮像装置の長さを縮小することが可能となる。また、面積の大きいＡＤ変換器３７を設ける必要がなくなるので、固体撮像装置の行方向の長さも縮小することができる。なお、カラムＡＤＣ５は、列ごとにＡＤ変換を行うことができる構成であれば図７に示す以外の回路で構成されていてもよい。
【００３７】
以上で説明したように、本実施形態の固体撮像装置は、従来の固体撮像装置と比べて行方向の長さを大幅に縮小しつつ、列方向の長さを従来と同等以下にすることができるので、従来よりも大幅に細い径を有する撮像装置を実現することができる。このため、患者の負担を低減し、撮像装置の機動性をさらに向上させることが可能となる。
【００３８】
なお、図１（ｂ）に示す例ではクロック信号はＴＧ８内部で生成するが、クロック信号を固体撮像装置の外部から供給してもよい。
【００３９】
また、同期信号を外部から供給し同期信号と同期するようにクロック周波数を制御する機能を持たせることも可能である。また、静止画撮像モードや動画撮像モードなど、固体撮像装置が複数のモードで駆動可能である場合には、モードを切り換えるための駆動制御信号を外部から供給してもよい。これらの場合には、複数の端子１７のいずれかをクロック信号や制御信号、あるいは同期信号用の端子とすることができる。なお、同期信号入力端子を設ける場合には、外部の映像機器との間で同期を取ることが可能となる。
【００４０】
（第２の実施形態）
図８は、本発明の第２の実施形態に係る固体撮像装置を概略的に示す側面図である。
【００４１】
同図に示すように、本実施形態の撮像装置は、上面上に撮像部、垂直走査回路、カラムＡＤＣ、及びＴＧが設けられた固体撮像装置１０１と、固体撮像装置１０１の撮像部上に直接設置され、入射光の光軸を垂直に曲げて入射光を撮像部へと導くプリズム１０６と、バンプ１０８を介して固体撮像装置１０１の上面上にフリップチップ接続された第１の半導体チップ１０２と、第１の半導体チップ１０２上に設けられた第２の半導体チップ１０３と、第２の半導体チップ１０３上にバンプ等によって接続された第３の半導体チップ１０４とを備えている。
【００４２】
第１の半導体チップ１０２上には、１行分の画素から読み出されたパラレル信号をシリアル信号に変換するＰＳ変換回路が設けられており、第２の半導体チップ１０３上には画素から読み出された信号を差動信号に変換するＬＶＤＳ回路が設けられており、第３の半導体チップ１０４上には、固体撮像装置１０１上の回路に電源電圧を供給する電源ＩＣが設けられている。
【００４３】
また、本実施形態の撮像装置において、電源ＩＣやＬＶＤＳ回路と固体撮像装置１０１上の回路とは、コンデンサ１０７を有するＴＡＢ基板１０５及びバンプによって電気的に接続されている。
【００４４】
本実施形態の固体撮像装置は、図２に示す撮像装置において、第１の実施形態に係る固体撮像装置と同様に、列方向がレンズ２５の光軸方向と平行になるように配置される。レンズ２５からプリズム１０６へと向かう方向を第１の方向とするとき、第１の半導体チップ１０２、第２の半導体チップ１０３、及び第３の半導体チップ１０４は、プリズム１０６から見て第１の方向に配置される。また、撮像装置の径が大きくならないように、これらの積層された半導体チップの高さはプリズム１０６の高さを超えないようにすることが好ましい。
【００４５】
以上の構成によれば、固体撮像装置１０１上に設ける回路を第１の実施形態の固体撮像装置に比べて減らすことができるので、固体撮像装置１０１の列方向の長さを縮小することができ、固体撮像装置全体の列方向の長さも縮小することができる。このため、撮像装置において屈曲できない挿入部の長さを短くすることができるので、本実施形態の固体撮像装置を用いることで、より機動性の高い撮像装置を実現することができる。
【００４６】
なお、ここでは固体撮像装置１０１上に３種類の半導体チップを積層したが、積層された半導体チップがプリズム１０６を正面から見た場合のプリズム１０６の投影面内に入っていれば、半導体チップの数や種類は上述の例に限られない。
【００４７】
また、上述の例に限らず、電源ＩＣ、ＬＶＤＳ回路、カラムＡＤＣ、ＰＳ変換回路、水平走査回路、ＴＧなどの回路が、固体撮像装置１０１のうち撮像部から見て上述の第１の方向に位置する領域上と、この領域上に形成された１つ以上の半導体チップ上とに任意に分けて設けられていてもよい。
【産業上の利用可能性】
【００４８】
以上説明したように、本発明の固体撮像装置は、医療分野、工業分野等において内視鏡などの細い形状を有する撮像装置の実現に有用である。
【図面の簡単な説明】
【００４９】
【図１】（ａ）、（ｂ）は、本発明の第１の実施形態に係る固体撮像装置を概略的に示す側面図及び平面図である。
【図２】第１の実施形態に係る撮像装置の概略構成を示す図である。
【図３】第１の実施形態に係る固体撮像装置における垂直走査回路の具体構成例と、撮像部を構成する各画素の構成とを示す図である。
【図４】（ａ）は、受光部と３つのＭＯＳトランジスタとで画素を構成する場合の一般的な例を示す図であり、（ｂ）は、受光部と４つのＭＯＳトランジスタとで画素を構成する場合の一般的な例を示す図である。
【図５】（ａ）は、第１の実施形態に係る固体撮像装置における画素の構成例を示す回路図であり、（ｂ）は、画素における信号の読み出し動作を説明するための波形図である。
【図６】第１の実施形態に係る固体撮像装置において、垂直走査回路による信号読み出し動作を説明するための図である。
【図７】（ａ）は、画素から読み出され、シリアル変換されたアナログ信号をＡＤ変換する場合の固体撮像装置のレイアウト例を示す図であり、（ｂ）は、各列の信号線ごとにカラムＡＤＣが設けられた場合の固体撮像装置のレイアウト例を示す図である。
【図８】本発明の第２の実施形態に係る固体撮像装置を概略的に示す側面図である。
【符号の説明】
【００５０】
１ 固体撮像装置
２、１０６ プリズム
３、１０５ ＴＡＢ基板
４ 垂直走査回路
５ カラムＡＤＣ
７ 水平走査回路
８ ＴＧ
９ ＬＶＤＳ回路
１０ ＰＳ変換回路
１１ ＤＡＣ
１６ 撮像部
１７ 複数の端子
１８ 挿入部
２０ プロセッサ
２１ コントローラ
２２ 信号処理回路
２３ 光源
２４ ケーブル
２５ レンズ
２９ 光ファイバ
３０ ラッチ回路
３２ａ 第１のＮＡＮＤゲート
３２ｂ 第２のＮＡＮＤゲート
３７ ＡＤ変換器
３９ ノイズキャンセラー
４７ 比較器
４９ ＵＤカウンタ
５０ 信号線
５１ メモリ
５２ 電源線
Ｃ１、Ｃ２ 容量
１０１ 固体撮像装置
１０２ 第１の半導体チップ
１０３ 第２の半導体チップ
１０４ 第３の半導体チップ
１０６ プリズム
１０７ コンデンサ
１０８ バンプ
Ｔｒ１ 増幅トランジスタ
Ｔｒ２ リセットトランジスタ
Ｔｒ３ 転送トランジスタ
ＣＬＫ１、ＣＬＫ２ クロック信号
【技術分野】
【０００１】
本発明は、電子内視鏡等の撮像機器に用いられる固体撮像装置に関するものである。
【背景技術】
【０００２】
近年、固体撮像装置を内部に組み込んだ電子内視鏡が広く用いられている。医療分野では電子内視鏡が検査や低侵襲手術などに用いられているが、患者の不快感を低減するため、あるいは術後の回復を早めるために電子内視鏡の細径化が望まれている。
【０００３】
特許文献１には、ＣＣＤ（Charge Coupling Device）が設けられた撮像部と周辺回路とを１チップ上に形成した固体撮像装置を備えた内視鏡が開示されている（第１の従来例）。撮像部と周辺回路とを同一基板上に形成することで、内視鏡の挿入部における信号線数が削減され、内視鏡の先端部の細径化が図られている。
【０００４】
また、特許文献２には、挿入部にＣＣＤ型固体撮像装置が搭載された内視鏡が開示されている（第２の従来例）。従来の内視鏡において、外部から入射した光の光軸は固体撮像装置の撮像部上に搭載されたプリズムによって直角に曲げられ、入射光は撮像部に垂直に照射される。固体撮像装置は、基板面が内視鏡の軸に対して平行になるように搭載されている。この構成により、固体撮像装置の基板面を内視鏡の軸に対して垂直に配置する場合に比べて内視鏡の挿入部を細径化することができる。
【特許文献１】特開平１１−３２９８２号公報
【特許文献２】特開昭６３−３０３５８０号公報（第１図、第２図）
【特許文献３】特開平５−２６８５３５号公報
【特許文献４】特開２０００−３３３０８１号公報
【特許文献５】特開昭６２−２５５９１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、第１の従来例に係る内視鏡においては、固体撮像装置に接続される信号線数を低減できるものの、撮像部と周辺回路とを同一基板上に形成しているため、基板の対角長が増大し、内視鏡の径がかえって大きくなる場合がある。これに対し、固体撮像装置としてＣＭＯＳセンサを用いれば、撮像部内の画素回路と周辺回路とを同一基板上に容易に集積化することができるようになり、低消費電力化も図れるが、同様に基板の対角長が増大し、十分に内視鏡の径を細くすることは難しかった。
【０００６】
また、固体撮像装置を第２の従来例のように配置した場合には、挿入部の細径化が固体撮像装置の短辺長さ、すなわち行（ロー）方向長さにより制限される。しかし、従来の固体撮像装置、特にＣＭＯＳセンサを用いた場合では固体撮像装置の行方向長さは十分に短くできず、内視鏡の径をさらに小さくすることが難しかった。
【０００７】
本発明は、かかる点に鑑みてなされたものであり、細径化が図られた内視鏡等の撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の撮像装置は、外部からの入射光を集めるレンズと、前記入射光を信号に変換する画素が行方向及び列方向の２次元状に配置されてなる撮像部、前記撮像部から見て行方向に隣接し、前記信号の読み出しを行う前記画素を行ごとに選択する垂直走査回路、前記撮像部から読み出された前記信号を処理するための周辺回路、及び前記信号を出力する信号用端子を含む複数の端子がそれぞれ上面に設けられた固体撮像装置と、前記撮像部上に直接設置され、前記レンズを通った前記入射光の光軸を曲げて前記入射光を前記撮像部へと導くプリズムとを備え、前記周辺回路は、前記撮像部から見て列方向の一方である第１の方向に配置され、前記複数の端子は前記周辺回路から見て前記第１の方向に配置されており、前記レンズの光軸と前記第１の方向とが平行に揃えられている。
【０００９】
この構成によれば、周辺回路や複数の端子が撮像部から見て第１の方向に配置された上でレンズの光軸と前記第１の方向とが平行に揃えられているので、固体撮像装置の行方向長さを縮小することができ、これによって撮像装置の径を小さくすることができる。
【００１０】
特に、前記固体撮像装置から出力された前記信号の大きさに応じた明るさの光を出力するプロセッサと、前記プロセッサから出力された光を外部に照射する送光部材とをさらに備えている場合、固体撮像装置から出力された信号の大きさに基づいて露光を調節できるため、垂直走査回路にいわゆる電子シャッター機能を持たせる必要がなくなり、垂直走査回路の構成を簡素化することができる。そのため、固体撮像装置の列方向長さを増大させることなく垂直走査回路の行方向の長さを縮小することができ、結果として撮像装置の径を小さくすることが可能となる。
【００１１】
本発明の第２の撮像装置は、入射光を信号に変換する画素が行方向及び列方向の２次元状に配置されてなる撮像部と、前記撮像部から見て行方向に隣接し、前記信号の読み出しを行う前記画素を行ごとに選択する垂直走査回路とが上面に設けられた固体撮像装置と、前記撮像部上に直接設置され、前記入射光の光軸を曲げて前記入射光を前記撮像部へと導くプリズムと、前記画素の列ごとに設けられ、前記画素から読み出された前記信号をアナログ／デジタル変換するカラムＡＤＣと、前記画素から行ごとにパラレルに読み出された前記信号をシリアル信号に変換するＰＳ変換回路と、前記画素から読み出された信号を選択して順次前記信号用端子から出力させる水平走査回路と、前記垂直走査回路及び前記水平走査回路に制御信号を供給するタイミングジェネレータと、前記固体撮像装置のうち前記撮像部から見て列方向の一方である第１の方向に位置する領域上に配置または積層された１つ以上の半導体チップとを備え、前記カラムＡＤＣ、前記ＰＳ変換回路、前記水平走査回路、及び前記タイミングジェネレータは、前記１つ以上の半導体チップ上及び前記固体撮像装置のうち前記撮像部から見て前記第１の方向に位置する領域上に分かれて配置されている。
【００１２】
この構成によれば、信号の読み出しに用いられる周辺回路を１つ以上の半導体チップ上に分けて形成することで、固体撮像装置の列方向の長さを短くすることができる。また、周辺回路は平面的に見て撮像部の列方向の一方に配置されている。このため、撮像装置に用いた場合に、挿入部の長さを短くして機動性が高く、径の細い撮像装置を実現することができる。
【発明の効果】
【００１３】
本発明の撮像装置によれば、周辺回路や複数の端子が撮像部から見て第１の方向に配置された上でレンズの光軸と前記第１の方向とが平行に揃えられているので、固体撮像装置の行方向長さを縮小することができ、細径化を図ることができる。
【００１４】
特に、固体撮像装置から出力された信号の大きさに基づいて露光を調節する場合には、垂直走査回路にいわゆる電子シャッター機能を持たせる必要がなくなり、垂直走査回路の構成を簡素化することができる。そのため、固体撮像装置の列方向長さを増大させることなく垂直走査回路の行方向の長さを縮小することができ、結果として撮像装置の径を大幅に小さくすることが可能となる。
【発明を実施するための最良の形態】
【００１５】
（第１の実施形態）
−全体構成−
図１（ａ）、（ｂ）は、本発明の第１の実施形態に係る固体撮像装置を概略的に示す側面図及び平面図である。また、図２は、図１（ａ）、（ｂ）に示す固体撮像装置を搭載した本実施形態に係る撮像装置の概略構成を示す図である。図２では、撮像装置の例として内視鏡を示している。また、本明細書では、図１に示す縦方向を固体撮像装置１の列方向（長辺方向）とし、横方向を固体撮像装置１の行方向（短辺方向）として説明する。
【００１６】
図１（ａ）、（ｂ）に示すように、本実施形態の撮像装置は、光電変換を行う受光部が複数個配置されてなる撮像部１６が上面上に設けられた固体撮像装置１と、固体撮像装置１の撮像部１６上に直接設置され、入射光の光軸を垂直に曲げて入射光を撮像部１６へと導くプリズム２と、固体撮像装置１上で撮像部１６から見て列方向の一方（第１の方向）に位置する複数の端子１７とを備えている。複数の端子１７は、例えば電源電圧及び接地電圧を固体撮像装置１にそれぞれ供給するためのＶＤＤ端子及びＧＮＤ端子と、固体撮像装置１から出力される画像信号を差動伝送するための第１のＬＶＤＳ端子及び第２のＬＶＤＳ端子とを含んでいる。
【００１７】
固体撮像装置１の上面には、上述の撮像部１６と、撮像部１６の行方向に隣接して設けられた垂直走査回路４と、撮像部１６から見て列方向の一方（第１の方向）にそれぞれ設けられたカラムＡＤＣ（Column Analogue Digital Converter）５、ラインメモリ(line memory)６、水平走査回路７、ＰＳ（Parallel Serial）変換回路１０、ＬＶＤＳ（Low Voltage Differential Signaling）回路９、タイミングジェネレータ（ＴＧ；Timing Generator）８、及びＤＡＣ（Digital Analogue Converter）１１が集積化されている。撮像部１６において受光部で生成された信号は、後述するように複数のＭＯＳトランジスタで構成された信号読み出し回路により読み出される。信号の読み出しは、垂直走査回路４によって受光部の行ごとに順次行われる。
【００１８】
撮像部１６から出力された信号は受光部（画素）の列ごとに設けられたカラムＡＤＣによってディジタル信号に変換された後、ＬＶＤＳ回路９によって差動信号に変換され、第１のＬＶＤＳ端子及び第２のＬＶＤＳ端子（信号用端子）から出力される。信号が出力されるタイミングは水平走査回路７によって制御され、各列の受光部から出力された信号は、ＰＳ変換回路１０によってシリアル信号に変換された状態で出力される。固体撮像装置１から出力された信号は、ＴＡＢ（Tape Automated Bonding）基板３を介して外部の信号処理回路へと伝送される。なお、ＤＡＣ１１はカラムＡＤＣ５にアナログ信号を供給する。ＴＧ８は、垂直走査回路４、ＤＡＣ１１、カラムＡＤＣ５、水平走査回路７等の周辺回路に所定のデジタル制御信号を供給する。
【００１９】
本実施形態の撮像装置では、垂直走査回路４を除く複数の周辺回路と複数の端子１７とが撮像部１６から見て同一の方向（第１の方向）に配置されているので、固体撮像装置１の行方向の長さを従来の固体撮像装置に比べて小さくすることができる。また、本実施形態の固体撮像装置１はＭＯＳ型センサであるため、ＣＣＤ型センサを用いる場合に比べて複数の周辺回路を撮像部１６と同一基板上に集積化することが容易となり、平面サイズを小さくすることが可能となる。なお、ＬＶＤＳ回路９は固体撮像装置１の動作に必須の回路ではないが、ＬＶＤＳ回路９を設けることで高速シリアルデータ伝送が可能となり、ピン数を大幅に削減することができ、固体撮像装置１の行方向長さが入出力端子により制約を受けることがなくなる。さらに、低電圧、小電流で信号を伝送できるので、固体撮像装置１での消費電力を大幅に低減することができる。
【００２０】
次に、図２に示すように、本実施形態の撮像装置は、屈曲可能な管状部を有しており、管状部の先端に位置する挿入部１８の内部にはレンズ２５、固体撮像装置１、及びプリズム２などが設けられている。すなわち本実施形態の撮像装置は、外部から入射する光を集めるレンズ２５と、図１（ｂ）に示す本実施形態の固体撮像装置１と、プリズム２と、固体撮像装置１から出力された信号を伝送するケーブル２４と、ケーブル２４を介して入力された信号の大きさに応じた強度の光を出力するプロセッサ２０と、管状部内に設けられ、プロセッサ２０から出力された光を挿入部１８から外部に照射する光ファイバ（送光部材）２９とを備えている。
【００２１】
プロセッサ２０は、固体撮像装置１から出力された信号を処理する信号処理回路２２と、光ファイバ２９に光を出力する光源２３と、信号処理回路２２により処理された信号の大きさに応じて光源２３から出力される光の強度（明るさ）を制御するコントローラ２１とを有している。光源２３としては、例えばＬＥＤやレーザなどが用いられる。
【００２２】
本実施形態の撮像装置では、固体撮像装置１の列方向の辺（長辺）及び上述の第１の方向がレンズ２５の光軸に対して揃えられ、互いに平行（実装上の誤差等を含む）になるように固体撮像装置１が配置されている。固体撮像装置１の行方向の長さは上述した通り、従来の固体撮像装置に比べて短くなっているため、このようなプリズム２を用いて屈曲光学系を採用することで、挿入部１８の径は従来の内視鏡に比べて細くなっている。
【００２３】
また、本実施形態の撮像装置では、固体撮像装置１から出力される信号の大きさが大きい場合には光源２３に流す電流量を小さくして出射光の強度を弱め、固体撮像装置１から出力される信号の大きさが小さい場合には光源２３に流す電流量を小さくして出射光の強度を強める。このように、固体撮像装置１から出力される画像信号を用いて露光の調整を行うことができるので、本実施形態の撮像装置では、垂直走査回路４の構成を従来よりも簡素化することができる。このため、固体撮像装置１の行方向の長さをより縮小することが可能になっている。また、固体撮像装置１の列方向の長さは一般的な構成の垂直走査回路を用いる場合と変わらないため、挿入部において、屈曲できない硬質部分を長くすることなく細径化を図ることができる。垂直走査回路４の具体的な構成例を以下に説明する。
【００２４】
−垂直走査回路の構成例−
図３は、本実施形態の固体撮像装置の垂直走査回路４の具体構成例と、撮像部１６を構成する各画素の構成とを示す図である。
【００２５】
図３の右下に示すように、撮像部１６に行列状に配置された画素の各々は、フォトダイオード等の受光部と、転送トランジスタＴｒ３、増幅トランジスタＴｒ１、リセットトランジスタＴｒ２を有している。
【００２６】
図３の左上に示す垂直走査回路４は、ＴＧ８から出力されたクロック信号ＣＬＫ１、ＣＬＫ２と制御用データ（図３左上図に示す「Data」）とを受けるシフトレジスタと、共にシフトレジスタの出力を受ける複数の第１のＮＡＮＤゲート３２ａ及び複数の第２のＮＡＮＤゲート３２ｂとで構成されている。シフトレジスタは画素の行ごとに設けられたラッチ回路３０で構成される。第１のＮＡＮＤゲート３２ａは画素の行ごとに設けられ、同じ行に対応するラッチ回路３０からの出力と、制御信号Ｒｇとを受けて転送トランジスタのゲート電極に制御信号Ｔｒａｎｓを供給する。第２のＮＡＮＤゲート３２ｂは画素の行ごとに設けられ、同じ行に対応するラッチ回路３０からの出力と、制御信号Ｔｇとを受けてリセットトランジスタのゲート電極に制御信号Ｒｅｓｅｔを供給する。図３に示す例では、上から数えて奇数番目のラッチ回路３０はクロック信号ＣＬＫ１によって信号の出力タイミングが制御され、偶数番目のラッチ回路３０はクロック信号ＣＬＫ２によって信号の出力タイミングが制御される。なお、ラッチ回路３０は、例えば図３の左下に示すように、２つのトランスファーゲートと、３つのインバータと、１つのＡＮＤゲートとを組み合わせて構成される。撮像装置の挿入部の径を小さくするために、ラッチ回路３０はなるべく面積の小さい回路構成をとることが好ましい。以上の構成により、上から下へ、あるいは下から上へ、信号の読み出しまたはリセットを行う画素を行ごとに順次選択することができる。
【００２７】
ここで、従来の固体撮像装置では、信号読み出し用のシフトレジスタ及びＮＡＮＤゲートの他に、露光を制御するためのいわゆる電子シャッター機能が搭載されていた。このため、例えば垂直走査回路内に、シフトレジスタとＮＡＮＤゲートをさらに一組設ける必要があった。
【００２８】
これに対し、本実施形態の撮像装置では、画像信号を用いて光源２３の光量を調節することで露光制御が可能になるため、電子シャッター機能を省略することができ、垂直走査回路４の列方向の長さを変えずに行方向の長さを大幅に縮小することができる。このため、挿入部の硬質部分の長さを長くすることなく撮像装置の径をさらに小さくすることができ、患者の負担をより小さくすることができる。この構成によれば、例えば設計ルールが０．１８μｍプロセス以降である場合には、垂直走査回路４の行方向の長さを２００μｍ以下にすることが可能となる。なお、本実施形態の撮像装置では、次に説明するような画素構成をとることで、垂直走査回路４の構成が従来よりもさらに簡素化されている。
【００２９】
−画素の回路構成例−
図４（ａ）は、受光部と３つのＭＯＳトランジスタとで画素を構成する場合の一般的な例を示す図であり、（ｂ）は、受光部と４つのＭＯＳトランジスタとで画素を構成する場合の一般的な例を示す図である。また、図５（ａ）は、本実施形態の固体撮像装置における画素の構成例を示す回路図であり、（ｂ）は、画素における信号の読み出し動作を説明するための波形図である。
【００３０】
図４（ｂ）に示すように、４つのトランジスタ（転送トランジスタＴｒ３、増幅トランジスタＴｒ１、リセットトランジスタＴｒ２、及び選択トランジスタＴｒ４）を含む画素構成を採用した場合、画素の微細化が困難である上、垂直走査回路から互いに独立なＴｒａｎｓ（電荷読み出し用信号）、Ｓｅｌｅｃｔ（行選択用信号）、Ｒｅｓｅｔ（電荷リセット用信号）の３種類の信号を画素に供給する必要がある。そのため、垂直走査回路の構成が複雑になる。また、図４（ａ）に示す例では、選択トランジスタが画素ごとに設けられていないので、画素の面積を小さくすることはできるが、図４（ｂ）に示す例と同様にＴｒａｎｓ、Ｓｅｌｅｃｔ、Ｒｅｓｅｔの３種類の信号を垂直走査回路から供給する必要があるため、垂直走査回路の構成を簡素化することはできない。
【００３１】
これに対し、図３の下図及び図５（ａ）に示すように、本実施形態の固体撮像装置では、電源線５２は垂直走査回路４を介さずにリセットトランジスタＴｒ２のドレイン及び増幅トランジスタＴｒ１のドレインに接続されている。電源線５２には図１（ｂ）に示すＶＤＤ端子から供給された電圧がＴＧを介して後述するタイミングでハイレベル状態のときに供給される。このため、垂直走査回路４からは転送トランジスタ（第１のトランジスタ）Ｔｒ３のゲート電極に印加されるＴｒａｎｓと、リセットトランジスタ（第３のトランジスタ）Ｔｒ２のゲート電極に印加されるＲｅｓｅｔのみを画素に供給すればよいので、垂直走査回路４の構成を図３の左上図にように簡素化することができる。
【００３２】
−画素からの信号読み出し動作−
本実施形態の画素においては、図５（ｂ）に示すように、Ｘ行目（Ｘは自然数）の画素を選択する際には、時間（１）で、ＲｅｓｅｔＸをハイレベルにしてリセットトランジスタＴｒ２をオン状態にさせつつ、電源線５２にハイレベルの電圧を供給してＦＤ（Floating Diffusion；検出部）部の電位をハイレベルに固定する。その後、ＲｅｓｅｔＸをローレベルにしてリセットトランジスタＴｒ２をオフ状態にする。次に、時間（２）でＴｒａｎｓＸをローレベルからハイレベルに短期間のみ切り換えて転送トランジスタＴｒ３を所定期間オン状態にし、受光部に蓄積された信号をＦＤ部に転送する。増幅トランジスタ（第２のトランジスタ）Ｔｒ１のドレインにはハイレベルの電圧が供給されたままになっている。すると、受光部に蓄積された電荷量に応じてＦＤ部の電位が変動し、増幅トランジスタＴｒ１のソースに接続された信号線５０の電位が変動する。信号線５０の電位の変化分が信号としてカラムＡＤＣに伝達される。その後、ＲｅｓｅｔＸがローレベルからハイレベルに変化する。次に、時間（３）では、電源線５２に供給する電圧をローレベルにして増幅トランジスタＴｒ１をオフ状態にして画素選択を解除し、ＦＤ部の電位をローレベルにする。次いで、時間（４）では、電源線５２に印加する電圧をハイレベルに戻す。なお、選択されていない行の画素については時間（１）〜（４）までの期間を通してＲｅｓｅｔ、Ｔｒａｎｓともローレベルになっている。
【００３３】
図６は、垂直走査回路による信号読み出し動作を説明するための図である。上述の読み出し動作を１行目の画素次の行の画素へと順次行う際には、垂直走査回路において、まず１行目のシフトレジスタに所定期間ハイレベルの信号（Ｄａｔａ）を入力し、クロック信号ＣＫ１をハイレベルにして１行目のシフトレジスタの出力をハイレベルにする。この期間中に、制御信号Ｒｇ、Ｔｇを図６の下図のように変化させることで、垂直走査回路４から図５（ｂ）及び図６下図に示すＲｅｓｅｔＸ、ＴｒａｎｓＸが出力される。次に、１行目の画素からの信号読み出しが終了すると、クロック信号ＣＫ２がハイレベルとなり、２行目の２行目のシフトレジスタの出力がハイレベルになり、２行目の画素からの読み出し動作が開始される。以下、順次行ごとに画素から信号が読み出される。
【００３４】
−カラムＡＤＣの構成−
図７（ａ）は、画素から読み出され、シリアル変換されたアナログ信号をＡＤ変換する場合の固体撮像装置のレイアウト例を示す図であり、（ｂ）は、各列の信号線ごとにカラムＡＤＣが設けられた場合の固体撮像装置のレイアウト例を示す図である。
【００３５】
図７（ａ）に示す構成を採用する場合、各列の信号を一括してＡＤ変換器３７でＡＤ変換するため、ノイズキャンセラー３９が必要であり、画素の列ごとに容量Ｃ１、Ｃ２を有する列信号蓄積部を設ける必要がある。この容量Ｃ１、Ｃ２は平面面積が大きいため、列方向に固体撮像装置を縮小するのが困難である。また、すべての列から読み出した信号を一括してＡＤ変換するため、面積の大きなＡＤ変換器３７が必要となり、行方向に固体撮像装置を縮小するのも困難である。
【００３６】
これに対し、本実施形態の固体撮像装置では、図７（ｂ）に示すカラムＡＤＣを採用している。カラムＡＤＣ５を構成する各列のカラムＡＤＣは、例えば、ＤＡＣ１１から出力された参照信号と画素から出力された信号とがそれぞれ入力される比較器４７と、比較器４７の出力を受け、カウンタクロック信号により動作制御を受けるＵＤ（Up-Down）カウンタ４９と、ＵＤカウンタ４９の出力を記憶するメモリ５１とを有している。水平走査回路７によってメモリの動作は制御され、ディジタル信号に変換された信号が順次出力端子に出力される。この構成によれば、面積の大きい容量素子を有するノイズキャンセラー３９を設ける必要がなくなるので、列方向に固体撮像装置の長さを縮小することが可能となる。また、面積の大きいＡＤ変換器３７を設ける必要がなくなるので、固体撮像装置の行方向の長さも縮小することができる。なお、カラムＡＤＣ５は、列ごとにＡＤ変換を行うことができる構成であれば図７に示す以外の回路で構成されていてもよい。
【００３７】
以上で説明したように、本実施形態の固体撮像装置は、従来の固体撮像装置と比べて行方向の長さを大幅に縮小しつつ、列方向の長さを従来と同等以下にすることができるので、従来よりも大幅に細い径を有する撮像装置を実現することができる。このため、患者の負担を低減し、撮像装置の機動性をさらに向上させることが可能となる。
【００３８】
なお、図１（ｂ）に示す例ではクロック信号はＴＧ８内部で生成するが、クロック信号を固体撮像装置の外部から供給してもよい。
【００３９】
また、同期信号を外部から供給し同期信号と同期するようにクロック周波数を制御する機能を持たせることも可能である。また、静止画撮像モードや動画撮像モードなど、固体撮像装置が複数のモードで駆動可能である場合には、モードを切り換えるための駆動制御信号を外部から供給してもよい。これらの場合には、複数の端子１７のいずれかをクロック信号や制御信号、あるいは同期信号用の端子とすることができる。なお、同期信号入力端子を設ける場合には、外部の映像機器との間で同期を取ることが可能となる。
【００４０】
（第２の実施形態）
図８は、本発明の第２の実施形態に係る固体撮像装置を概略的に示す側面図である。
【００４１】
同図に示すように、本実施形態の撮像装置は、上面上に撮像部、垂直走査回路、カラムＡＤＣ、及びＴＧが設けられた固体撮像装置１０１と、固体撮像装置１０１の撮像部上に直接設置され、入射光の光軸を垂直に曲げて入射光を撮像部へと導くプリズム１０６と、バンプ１０８を介して固体撮像装置１０１の上面上にフリップチップ接続された第１の半導体チップ１０２と、第１の半導体チップ１０２上に設けられた第２の半導体チップ１０３と、第２の半導体チップ１０３上にバンプ等によって接続された第３の半導体チップ１０４とを備えている。
【００４２】
第１の半導体チップ１０２上には、１行分の画素から読み出されたパラレル信号をシリアル信号に変換するＰＳ変換回路が設けられており、第２の半導体チップ１０３上には画素から読み出された信号を差動信号に変換するＬＶＤＳ回路が設けられており、第３の半導体チップ１０４上には、固体撮像装置１０１上の回路に電源電圧を供給する電源ＩＣが設けられている。
【００４３】
また、本実施形態の撮像装置において、電源ＩＣやＬＶＤＳ回路と固体撮像装置１０１上の回路とは、コンデンサ１０７を有するＴＡＢ基板１０５及びバンプによって電気的に接続されている。
【００４４】
本実施形態の固体撮像装置は、図２に示す撮像装置において、第１の実施形態に係る固体撮像装置と同様に、列方向がレンズ２５の光軸方向と平行になるように配置される。レンズ２５からプリズム１０６へと向かう方向を第１の方向とするとき、第１の半導体チップ１０２、第２の半導体チップ１０３、及び第３の半導体チップ１０４は、プリズム１０６から見て第１の方向に配置される。また、撮像装置の径が大きくならないように、これらの積層された半導体チップの高さはプリズム１０６の高さを超えないようにすることが好ましい。
【００４５】
以上の構成によれば、固体撮像装置１０１上に設ける回路を第１の実施形態の固体撮像装置に比べて減らすことができるので、固体撮像装置１０１の列方向の長さを縮小することができ、固体撮像装置全体の列方向の長さも縮小することができる。このため、撮像装置において屈曲できない挿入部の長さを短くすることができるので、本実施形態の固体撮像装置を用いることで、より機動性の高い撮像装置を実現することができる。
【００４６】
なお、ここでは固体撮像装置１０１上に３種類の半導体チップを積層したが、積層された半導体チップがプリズム１０６を正面から見た場合のプリズム１０６の投影面内に入っていれば、半導体チップの数や種類は上述の例に限られない。
【００４７】
また、上述の例に限らず、電源ＩＣ、ＬＶＤＳ回路、カラムＡＤＣ、ＰＳ変換回路、水平走査回路、ＴＧなどの回路が、固体撮像装置１０１のうち撮像部から見て上述の第１の方向に位置する領域上と、この領域上に形成された１つ以上の半導体チップ上とに任意に分けて設けられていてもよい。
【産業上の利用可能性】
【００４８】
以上説明したように、本発明の固体撮像装置は、医療分野、工業分野等において内視鏡などの細い形状を有する撮像装置の実現に有用である。
【図面の簡単な説明】
【００４９】
【図１】（ａ）、（ｂ）は、本発明の第１の実施形態に係る固体撮像装置を概略的に示す側面図及び平面図である。
【図２】第１の実施形態に係る撮像装置の概略構成を示す図である。
【図３】第１の実施形態に係る固体撮像装置における垂直走査回路の具体構成例と、撮像部を構成する各画素の構成とを示す図である。
【図４】（ａ）は、受光部と３つのＭＯＳトランジスタとで画素を構成する場合の一般的な例を示す図であり、（ｂ）は、受光部と４つのＭＯＳトランジスタとで画素を構成する場合の一般的な例を示す図である。
【図５】（ａ）は、第１の実施形態に係る固体撮像装置における画素の構成例を示す回路図であり、（ｂ）は、画素における信号の読み出し動作を説明するための波形図である。
【図６】第１の実施形態に係る固体撮像装置において、垂直走査回路による信号読み出し動作を説明するための図である。
【図７】（ａ）は、画素から読み出され、シリアル変換されたアナログ信号をＡＤ変換する場合の固体撮像装置のレイアウト例を示す図であり、（ｂ）は、各列の信号線ごとにカラムＡＤＣが設けられた場合の固体撮像装置のレイアウト例を示す図である。
【図８】本発明の第２の実施形態に係る固体撮像装置を概略的に示す側面図である。
【符号の説明】
【００５０】
１ 固体撮像装置
２、１０６ プリズム
３、１０５ ＴＡＢ基板
４ 垂直走査回路
５ カラムＡＤＣ
７ 水平走査回路
８ ＴＧ
９ ＬＶＤＳ回路
１０ ＰＳ変換回路
１１ ＤＡＣ
１６ 撮像部
１７ 複数の端子
１８ 挿入部
２０ プロセッサ
２１ コントローラ
２２ 信号処理回路
２３ 光源
２４ ケーブル
２５ レンズ
２９ 光ファイバ
３０ ラッチ回路
３２ａ 第１のＮＡＮＤゲート
３２ｂ 第２のＮＡＮＤゲート
３７ ＡＤ変換器
３９ ノイズキャンセラー
４７ 比較器
４９ ＵＤカウンタ
５０ 信号線
５１ メモリ
５２ 電源線
Ｃ１、Ｃ２ 容量
１０１ 固体撮像装置
１０２ 第１の半導体チップ
１０３ 第２の半導体チップ
１０４ 第３の半導体チップ
１０６ プリズム
１０７ コンデンサ
１０８ バンプ
Ｔｒ１ 増幅トランジスタ
Ｔｒ２ リセットトランジスタ
Ｔｒ３ 転送トランジスタ
ＣＬＫ１、ＣＬＫ２ クロック信号
【特許請求の範囲】
【請求項１】
外部からの入射光を集めるレンズと、
前記入射光を信号に変換する画素が行方向及び列方向の２次元状に配置されてなる撮像部、前記撮像部から見て行方向に隣接し、前記信号の読み出しを行う前記画素を行ごとに選択する垂直走査回路、前記撮像部から読み出された前記信号を処理するための周辺回路、及び前記信号を出力する信号用端子を含む複数の端子がそれぞれ上面に設けられた固体撮像装置と、
前記撮像部上に直接設置され、前記レンズを通った前記入射光の光軸を曲げて前記入射光を前記撮像部へと導くプリズムとを備え、
前記周辺回路は、前記撮像部から見て列方向の一方である第１の方向に配置され、前記複数の端子は前記周辺回路から見て前記第１の方向に配置されており、
前記レンズの光軸と前記第１の方向とが平行に揃えられている撮像装置。
【請求項２】
前記固体撮像装置から出力された前記信号の大きさに応じた明るさの光を出力するプロセッサと、
前記プロセッサから出力された光を外部に照射する送光部材とをさらに備えていることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記垂直走査回路は、１つのシフトレジスタと、前記画素の行ごとに配置され、前記シフトレジスタの出力を受ける論理回路とで構成されることを特徴とする請求項１または２に記載の撮像装置。
【請求項４】
前記画素は、前記入射光を前記信号に変換する受光部と、前記受光部に蓄積された電荷を検出部に転送する第１のトランジスタと、前記検出部に転送された前記信号を増幅する第２のトランジスタと、前記検出部の信号電荷をリセットする第３のトランジスタとで構成され、
前記固体撮像装置は、前記複数の端子のうちの電源端子を直接または間接に介して前記固体撮像装置の外部から供給された電源電圧を前記第２のトランジスタ及び第３のトランジスタのドレインに供給する電源線をさらに有していることを特徴とする請求項１〜３のうちいずれか１つに記載の撮像装置。
【請求項５】
前記周辺回路は、前記画素の列ごとに設けられ、前記画素から読み出された前記信号をアナログ／デジタル変換するカラムＡＤＣを有していることを特徴とする請求項１〜４のうちいずれか１つに記載の撮像装置。
【請求項６】
前記周辺回路は、前記画素から行ごとにパラレルに読み出された前記信号をシリアル信号に変換するＰＳ変換回路と、前記画素から読み出された信号を選択して順次前記信号用端子から出力させる水平走査回路と、前記垂直走査回路及び前記水平走査回路及び前記電源線に制御信号を供給するタイミングジェネレータとを有していることを特徴とする請求項１〜５のうちいずれか１つに記載の撮像装置。
【請求項７】
入射光を信号に変換する画素が行方向及び列方向の２次元状に配置されてなる撮像部と、前記撮像部から見て行方向に隣接し、前記信号の読み出しを行う前記画素を行ごとに選択する垂直走査回路とが上面に設けられた固体撮像装置と、
前記撮像部上に直接設置され、前記入射光の光軸を曲げて前記入射光を前記撮像部へと導くプリズムと、
前記画素の列ごとに設けられ、前記画素から読み出された前記信号をアナログ／デジタル変換するカラムＡＤＣと、
前記画素から行ごとにパラレルに読み出された前記信号をシリアル信号に変換するＰＳ変換回路と、
前記画素から読み出された信号を選択して順次前記信号用端子から出力させる水平走査回路と、
前記垂直走査回路及び前記水平走査回路に制御信号を供給するタイミングジェネレータと、
前記固体撮像装置のうち前記撮像部から見て列方向の一方である第１の方向に位置する領域上に配置または積層された１つ以上の半導体チップとを備え、
前記カラムＡＤＣ、前記ＰＳ変換回路、前記水平走査回路、及び前記タイミングジェネレータは、前記１つ以上の半導体チップ上及び前記固体撮像装置のうち前記撮像部から見て前記第１の方向に位置する領域上に分かれて配置されている撮像装置。
【請求項１】
外部からの入射光を集めるレンズと、
前記入射光を信号に変換する画素が行方向及び列方向の２次元状に配置されてなる撮像部、前記撮像部から見て行方向に隣接し、前記信号の読み出しを行う前記画素を行ごとに選択する垂直走査回路、前記撮像部から読み出された前記信号を処理するための周辺回路、及び前記信号を出力する信号用端子を含む複数の端子がそれぞれ上面に設けられた固体撮像装置と、
前記撮像部上に直接設置され、前記レンズを通った前記入射光の光軸を曲げて前記入射光を前記撮像部へと導くプリズムとを備え、
前記周辺回路は、前記撮像部から見て列方向の一方である第１の方向に配置され、前記複数の端子は前記周辺回路から見て前記第１の方向に配置されており、
前記レンズの光軸と前記第１の方向とが平行に揃えられている撮像装置。
【請求項２】
前記固体撮像装置から出力された前記信号の大きさに応じた明るさの光を出力するプロセッサと、
前記プロセッサから出力された光を外部に照射する送光部材とをさらに備えていることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記垂直走査回路は、１つのシフトレジスタと、前記画素の行ごとに配置され、前記シフトレジスタの出力を受ける論理回路とで構成されることを特徴とする請求項１または２に記載の撮像装置。
【請求項４】
前記画素は、前記入射光を前記信号に変換する受光部と、前記受光部に蓄積された電荷を検出部に転送する第１のトランジスタと、前記検出部に転送された前記信号を増幅する第２のトランジスタと、前記検出部の信号電荷をリセットする第３のトランジスタとで構成され、
前記固体撮像装置は、前記複数の端子のうちの電源端子を直接または間接に介して前記固体撮像装置の外部から供給された電源電圧を前記第２のトランジスタ及び第３のトランジスタのドレインに供給する電源線をさらに有していることを特徴とする請求項１〜３のうちいずれか１つに記載の撮像装置。
【請求項５】
前記周辺回路は、前記画素の列ごとに設けられ、前記画素から読み出された前記信号をアナログ／デジタル変換するカラムＡＤＣを有していることを特徴とする請求項１〜４のうちいずれか１つに記載の撮像装置。
【請求項６】
前記周辺回路は、前記画素から行ごとにパラレルに読み出された前記信号をシリアル信号に変換するＰＳ変換回路と、前記画素から読み出された信号を選択して順次前記信号用端子から出力させる水平走査回路と、前記垂直走査回路及び前記水平走査回路及び前記電源線に制御信号を供給するタイミングジェネレータとを有していることを特徴とする請求項１〜５のうちいずれか１つに記載の撮像装置。
【請求項７】
入射光を信号に変換する画素が行方向及び列方向の２次元状に配置されてなる撮像部と、前記撮像部から見て行方向に隣接し、前記信号の読み出しを行う前記画素を行ごとに選択する垂直走査回路とが上面に設けられた固体撮像装置と、
前記撮像部上に直接設置され、前記入射光の光軸を曲げて前記入射光を前記撮像部へと導くプリズムと、
前記画素の列ごとに設けられ、前記画素から読み出された前記信号をアナログ／デジタル変換するカラムＡＤＣと、
前記画素から行ごとにパラレルに読み出された前記信号をシリアル信号に変換するＰＳ変換回路と、
前記画素から読み出された信号を選択して順次前記信号用端子から出力させる水平走査回路と、
前記垂直走査回路及び前記水平走査回路に制御信号を供給するタイミングジェネレータと、
前記固体撮像装置のうち前記撮像部から見て列方向の一方である第１の方向に位置する領域上に配置または積層された１つ以上の半導体チップとを備え、
前記カラムＡＤＣ、前記ＰＳ変換回路、前記水平走査回路、及び前記タイミングジェネレータは、前記１つ以上の半導体チップ上及び前記固体撮像装置のうち前記撮像部から見て前記第１の方向に位置する領域上に分かれて配置されている撮像装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１０−５１５３８（Ｐ２０１０−５１５３８Ａ）
【公開日】平成２２年３月１１日（２０１０．３．１１）
【国際特許分類】
【出願番号】特願２００８−２１９６３４（Ｐ２００８−２１９６３４）
【出願日】平成２０年８月２８日（２００８．８．２８）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２２年３月１１日（２０１０．３．１１）
【国際特許分類】
【出願日】平成２０年８月２８日（２００８．８．２８）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]