ＩＩＩ−Ｖ族化合物半導体エピタキシャルウエハ
【課題】充分な選択比を備え、また、除去が比較的容易なエッチングストッパ層を得る。
【解決手段】ＧａＡｓ基板１０上に設けられた高電子移動度トランジスタ構造２０と、高電子移動度トランジスタ構造２０の上に設けられたヘテロ接合バイポーラトランジスタ構造４０と、を備え、高電子移動度トランジスタ構造２０とヘテロ接合バイポーラトランジスタ構造４０との間には、Ａｓ濃度が１．０×１０１６ａｔｏｍｓ／ｃｃ以上１．０×１０２１ａｔｏｍｓ／ｃｃ以下のＩｎＧａＡｓＰ層からなるエッチングストッパ層３０を備える。
【解決手段】ＧａＡｓ基板１０上に設けられた高電子移動度トランジスタ構造２０と、高電子移動度トランジスタ構造２０の上に設けられたヘテロ接合バイポーラトランジスタ構造４０と、を備え、高電子移動度トランジスタ構造２０とヘテロ接合バイポーラトランジスタ構造４０との間には、Ａｓ濃度が１．０×１０１６ａｔｏｍｓ／ｃｃ以上１．０×１０２１ａｔｏｍｓ／ｃｃ以下のＩｎＧａＡｓＰ層からなるエッチングストッパ層３０を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電子移動度トランジスタ構造とヘテロ接合バイポーラトランジスタ構造とを備えるIII−Ｖ族化合物半導体エピタキシャルウエハに関する。
【背景技術】
【０００２】
ＧａＡｓ等を主要材料に用いるIII−Ｖ族化合物半導体を用いた半導体デバイスには、
ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Hetero Bipolar Transistor）や高電子移
動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）などがある。ＨＢ
Ｔは、高電力密度を特徴とし、高集積化が容易であるので、電力増幅器や高速論理回路等に用いられる。ＨＥＭＴは、例えば特許文献１に開示されるように、低雑音動作、低電圧動作を特徴とし、受信用低雑音増幅器や高周波スイッチ等に用いられる。
【０００３】
ＨＢＴ及びＨＥＭＴのそれぞれの特徴を活かすため、例えば同一の半導体チップ内に両方のトランジスタを備える素子を形成し、無線通信機器等に用いて更に高性能化を図ることが期待されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２６１３４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述のように、同一の半導体チップ内に両方のトランジスタを形成するには、例えばＧａＡｓ等の基板上にＨＢＴの積層構造を形成し、ＨＢＴ上にＨＥＭＴの積層構造を形成したり、或いは、基板上にＨＥＭＴを形成し、ＨＥＭＴ上にＨＢＴを形成したりする手法が考えられる。各半導体層を積層した後に、上部トランジスタ構造の一部の領域をエッチング等により除去して下部トランジスタ構造を露出させれば、両方のトランジスタに電極構造等を形成することができる。上部トランジスタ構造の除去時に下部トランジスタ構造がエッチングされてしまうのを防ぐためには、上部・下部の間にエッチングストッパ層を介在させればよい。上部トランジスタ構造の除去後に、エッチングストッパ層を除去して、下部トランジスタ構造に電極等を形成することができる。
【０００６】
しかしながら、上記の場合、上部トランジスタ構造の厚さ分をエッチング除去しなければならないことから、エッチングストッパ層に対して非常に高い選択比が要求されることとなり、従来から用いられてきた一般的なエッチングストッパ層では、充分な選択比が得られない場合があった。
【０００７】
一方で、エッチングストッパ層は、上部トランジスタ構造の除去後に除去されなければならない。このため、エッチングストッパ層には、除去が容易であることも要求される。
【０００８】
エッチングストッパ層が一部でも貫通して下部トランジスタ構造がエッチングされてしまったり、エッチングストッパ層が一部でも残って電極の形成等が阻害されたりすると、トランジスタの電気的特性が低下してしまう可能性がある。
【０００９】
本発明の目的は、充分な選択比を備え、また、除去が比較的容易なエッチングストッパ層により、良好な電気的特性を有するＨＢＴとＨＥＭＴとを同一半導体チップ内に形成可能なIII−Ｖ族化合物半導体エピタキシャルウエハを提供することである。
【課題を解決するための手段】
【００１０】
本発明の第１の態様によれば、ＧａＡｓ基板上に、ＧａＡｓ層及びＡｌＧａＡｓ層を有するバッファ層と、ＩｎＧａＡｓ層からなる電子走行層と、ｎ型ＡｌＧａＡｓ層、ｎ型ＩｎＧａＰ層、又はＳｉプレナードープ層からなる電子供給層と、ノンドープＡｌＧａＡｓ層又は低濃度ｎ型ＡｌＧａＡｓ層からなるショットキー層と、ｎ型ＩｎＸＧａ（１−Ｘ）Ａｓ層（但し、０＜Ｘ＜１）からなるコンタクト層と、が設けられた高電子移動度トランジスタ構造と、前記高電子移動度トランジスタ構造の上に、コレクタ層と、ＧａＡｓ層からなるベース層と、ＩｎＧａＰ層からなるエミッタ層と、ＧａＡｓ層からなるエミッタコンタクト層と、ノンアロイ層と、が設けられたヘテロ接合バイポーラトランジスタ構造と、を備え、前記高電子移動度トランジスタ構造と前記ヘテロ接合バイポーラトランジスタ構造との間には、Ａｓ濃度が１．０×１０１６ａｔｏｍｓ／ｃｃ以上１．０×１０２１ａｔｏｍｓ／ｃｃ以下のＩｎＧａＡｓＰ層からなるエッチングストッパ層を備えるIII−Ｖ
族化合物半導体エピタキシャルウエハが提供される。
【００１１】
本発明の第２の態様によれば、ＧａＡｓ基板上に、コレクタ層と、ＧａＡｓ層からなるベース層と、ＩｎＧａＰ層からなるエミッタ層と、ＧａＡｓ層からなるエミッタコンタクト層と、ノンアロイ層と、が設けられたヘテロ接合バイポーラトランジスタ構造と、前記ヘテロ接合バイポーラトランジスタ構造の上に、ＧａＡｓ層及びＡｌＧａＡｓ層を有するバッファ層と、ＩｎＧａＡｓ層からなる電子走行層と、ｎ型ＡｌＧａＡｓ層、ｎ型ＩｎＧａＰ層、又はＳｉプレナードープ層からなる電子供給層と、ノンドープＡｌＧａＡｓ層又は低濃度ｎ型ＡｌＧａＡｓ層からなるショットキー層と、ｎ型ＩｎＸＧａ（１−Ｘ）Ａｓ層（但し、０＜Ｘ＜１）からなるコンタクト層と、が設けられた高電子移動度トランジスタ構造と、を備え、前記ヘテロ接合バイポーラトランジスタ構造と前記高電子移動度トランジスタ構造との間には、Ａｓ濃度が１．０×１０１６ａｔｏｍｓ／ｃｃ以上１．０×１０２１ａｔｏｍｓ／ｃｃ以下のＩｎＧａＡｓＰ層からなるエッチングストッパ層を備えるIII−Ｖ族化合物半導体エピタキシャルウエハが提供される。
【００１２】
本発明の第３の態様によれば、前記エッチングストッパ層の層厚は、６ｎｍ以上１２ｎｍ以下である第１又は第２の態様に記載のIII−Ｖ族化合物半導体エピタキシャルウエハ
が提供される。
【発明の効果】
【００１３】
本発明によれば、充分な選択比を備え、また、除去が比較的容易なエッチングストッパ層により、良好な電気的特性を有するＨＢＴとＨＥＭＴとを同一半導体チップ内に形成可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施形態に係るIII−Ｖ族化合物半導体エピタキシャルウエハを示す断面図である。
【図２】本発明の第１実施形態に係るIII−Ｖ族化合物半導体エピタキシャルウエハが有するＨＢＴ構造の一部の領域をエッチング除去した様子を示す断面図である。
【図３】本発明の第１実施形態に係るIII−Ｖ族化合物半導体エピタキシャルウエハが有するＨＥＭＴ構造に、電極構造を形成した様子を示す断面図である。
【図４】本発明の第２実施形態に係るIII−Ｖ族化合物半導体エピタキシャルウエハが有するＨＥＭＴ構造に電極構造を形成した様子を示す断面図である。
【図５】本発明の実施例に係るＨＥＭＴのドレイン飽和電流を示すグラフである。
【発明を実施するための形態】
【００１５】
＜本発明の第１実施形態＞
以下に、本発明の第１実施形態に係るIII−Ｖ族化合物半導体エピタキシャルウエハに
ついて説明する。
【００１６】
（１）III−Ｖ族化合物半導体エピタキシャルウエハの構造
本発明の第１実施形態に係るIII−Ｖ族化合物半導体エピタキシャルウエハの構造につ
いて、図１を用いて説明する。図１は、本実施形態に係るIII−Ｖ族化合物半導体エピタ
キシャルウエハ１を示す断面図である。
【００１７】
図１に示すように、III−Ｖ族化合物半導体エピタキシャルウエハ１は、例えばＧａＡ
ｓ基板１０上に設けられた高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）構造２０と、ＨＥＭＴ構造２０の上に設けられたヘテロ接合バイポーラ
トランジスタ（ＨＢＴ：Hetero Bipolar Transistor）構造４０とを備える。ＨＥＭＴ構
造２０とＨＢＴ構造４０との間には、エッチングストッパ層３０を備える。
【００１８】
ＨＥＭＴ構造２０とＨＢＴ構造４０とは、複数の半導体層が積層された構造を備える。ＨＥＭＴ構造２０とＨＢＴ構造４０とが備える複数の半導体層や、エッチングストッパ層３０は、例えば有機金属気相成長（ＭＯＶＰＥ：Metal-Organic Vapor Phase Epitaxy）
法等でＧａＡｓ基板１０上に成長させたエピタキシャル層である。
【００１９】
（ＨＥＭＴ構造）
ＨＥＭＴ構造２０には、ＧａＡｓ基板１０上に、バッファ層２１と、電子走行層（チャネル層）２２と、スペーサ層２３と、電子供給層２４と、ショットキー層２５と、コンタクト層２６とがこの順に設けられている。
【００２０】
バッファ層２１は、例えばノンドープＧａＡｓ層とノンドープＡｌＸＧａ（１−Ｘ）Ａｓ層（但し、０＜Ｘ＜１）とが交互に積層された構造を有する。各半導体層は、例えば数ｎｍから数十ｎｍの厚さに形成され、バッファ層２１の厚さは、例えば８００ｎｍ以上１５００ｎｍ以下に構成される。
【００２１】
電子走行層２２は、例えば厚さが３０ｎｍ程度のＩｎＸＧａ（１−Ｘ）Ａｓ層（但し、０＜Ｘ＜１）からなり、スペーサ層２３は、厚さが１ｎｍ以上１０ｎｍ以下であって、例えば数ｎｍ程度のノンドープＧａＡｓ層やノンドープＡｌＸＧａ（１−Ｘ）Ａｓ層（但し、０＜Ｘ＜１）からなる。
【００２２】
電子供給層２４は、例えば厚さが数十ｎｍ程度でキャリア濃度が５．０×１０１７ｃｍ−３以上１．０×１０１９ｃｍ−３以下の、ｎ型ＡｌＸＧａ（１−Ｘ）Ａｓ層、又は、ｎ型ＩｎＸＧａ（１−Ｘ）Ｐ層からなる（但し、０＜Ｘ＜１）。或いは、電子供給層２４は、Ｓｉプレナードープ層からなることとしてもよい。
【００２３】
ショットキー層２５は、例えば厚さが数十ｎｍ程度の、ノンドープＡｌＸＧａ（１−Ｘ）Ａｓ層、又は、キャリア濃度が１．０×１０１７ｃｍ−３以下の低濃度ｎ型ＡｌＸＧａ（１−Ｘ）Ａｓ層からなる（但し、０＜Ｘ＜１）。コンタクト層２６は、例えばキャリア濃度が１．０×１０１９ｃｍ−３以上５．０×１０１９ｃｍ−３以下のｎ型ＩｎＸＧａ（１−Ｘ）Ａｓ層（但し、０＜Ｘ＜１）、若しくは、キャリア濃度が１．０×１０１８ｃｍ−３以上のｎ型ＧａＡｓ層からなる。いずれの場合も、厚さは５０ｎｍ以上５００ｎｍ以下であって、例えば１００ｎｍ程度である。
【００２４】
（ＨＢＴ構造）
ＨＢＴ構造４０には、ＨＥＭＴ構造２０の上に、エッチングストッパ層３０を介して、サブコレクタ層４１と、コレクタ層４２と、ベース層４３と、エミッタ層４４と、エミッ
タコンタクト層４５と、ノンアロイ層４６とがこの順に設けられている。
【００２５】
サブコレクタ層４１とコレクタ層４２とは、例えばｎ型ＧａＡｓ層からなる。サブコレクタ層４１及びコレクタ層４１の厚さは、それぞれ、例えば２００ｎｍ以上８００ｎｍ以下、及び４００ｎｍ以上２０００ｎｍ以下に構成され、キャリア濃度は、それぞれ、例えば１．０×１０１８ｃｍ−３以上７．０×１０１８ｃｍ−３以下、及び５．０×１０１５ｃｍ−３以上３．０×１０１６ｃｍ−３以下である。
【００２６】
ベース層４３は、例えば厚さが３０ｎｍ以上１５０ｎｍ以下のｐ型ＧａＡｓ層からなり、エミッタ層４４は、例えば厚さが４０ｎｍ程度のｎ型ＩｎＸＧａ（１−Ｘ）Ｐ層（但し、０＜Ｘ＜１）からなる。エミッタコンタクト層４５は、例えば厚さが１００ｎｍ程度のｎ型ＧａＡｓ層からなる。
【００２７】
ノンアロイ層４６は、例えば厚さがそれぞれ５０ｎｍ程度のｎ型ＩｎＸＧａ（１−Ｘ）Ａｓ層（但し、Ｘの変化の範囲は０→１）と、ｎ型ＩｎＸＧａ（１−Ｘ）Ａｓ層（但し、０＜Ｘ＜１）とがこの順に積層された２層構造を有する。
【００２８】
（エッチングストッパ層）
エッチングストッパ層３０は、ＨＥＭＴ構造２０とＨＢＴ構造４０との間に設けられ、例えばＡｓ濃度が１．０×１０１６ａｔｏｍｓ／ｃｃ以上１．０×１０２１ａｔｏｍｓ／ｃｃ以下のＩｎＧａＡｓＰ層からなる。エッチングストッパ層３０の層厚は、例えば６ｎｍ以上１２ｎｍ以下に構成される。
【００２９】
エッチングストッパ層３０は、後述するように、ＨＥＭＴ構造２０の表面を一部露出させて電極等を形成するために、例えばＨＢＴ構造４０の一部の領域をエッチング除去する際の、エッチングストッパとなるよう構成される。また、エッチングストッパ層３０は、ＨＢＴ構造４０の除去後に容易に除去されるよう構成される。
【００３０】
すなわち、本実施形態では、ＩｎＧａＡｓＰ層をエッチングストッパ層３０として用い、エッチングストッパ層３０の選択性を向上させるＡｓ濃度を所定の範囲内としている。これにより、充分な選択比を備え、また、除去が比較的容易なエッチングストッパ層３０を得ることができる。本実施形態のエッチングストッパ層３０の効果は、後述の実施例に係るＨＥＭＴ構造が備えるショットキー層とコンタクト層との間のエッチングストッパ層を備えた半導体デバイスの評価によって確認されている。
【００３１】
（２）III−Ｖ族化合物半導体エピタキシャルウエハの製造方法
次に、本発明の第１実施形態に係るIII−Ｖ族化合物半導体エピタキシャルウエハ１の
製造方法について説明する。
【００３２】
III−Ｖ族化合物半導体エピタキシャルウエハ１が備える各半導体層は、例えばＭＯＶ
ＰＥ法を用い、ＧａＡｓ基板１０上に、ＡｌＸＧａ（１−Ｘ）Ａｓ系の積層構造を有するバッファ層２１から、ＩｎＸＧａ（１−Ｘ）Ａｓ系の２層構造を有するノンアロイ層４６までを成長させて得られる。
【００３３】
具体的には、ＭＯＶＰＥ装置内にＧａＡｓ基板１０を搬入して設置し、成長圧力、成長温度を所定値に保った状態で、有機金属ガス等の原料ガスを所定流量供給して行う。ガリウム（Ｇａ）源、アルミニウム（Ａｌ）源、インジウム（Ｉｎ）源となる有機金属ガスには、それぞれ、例えばトリメチルガリウム（Ｇａ（ＣＨ３）３）、トリメチルアルミニウム（Ａｌ（ＣＨ３）３）、トリメチルインジウム（Ｉｎ（ＣＨ３）３）等を使用する。ヒ素（Ａｓ）源、リン（Ｐ）源としては、それぞれ、例えばアルシン（ＡｓＨ３）、ホスフ
ィン（ＰＨ３）等の水素化物ガスを使用する。このとき、Ｇａ（ＣＨ３）３やＡｌ（ＣＨ３）３等のIII族原料ガスのモル数を分母とし、ＡｓＨ３やＰＨ３等のＶ族原料ガスのモ
ル数を分子とする比率（商）、すなわち、Ｖ／III比を、所定値とする。
【００３４】
また、各層の導電型を決定する導電型決定不純物の添加は、例えば所定の添加ガスを原料ガスに添加することにより行う。ｎ型の導電型決定不純物としては、例えばセレン（Ｓｅ）やシリコン（Ｓｉ）等があり、それぞれ、例えばセレン化水素（Ｈ２Ｓｅ）やジシラン（Ｓｉ２Ｈ６）等の添加ガスを使用する。ｐ型の導電型決定不純物としては、例えば亜鉛（Ｚｎ）等があり、例えばジメチルジンク（Ｚｎ（ＣＨ３）２）等の添加ガスを使用する。
【００３５】
（３）電極構造の形成方法
次に、上述のエッチングストッパ層３０の作用に基づき、ＨＥＭＴ構造２０に電極等を形成する方法について、図２及び図３を用いて説明する。図２は、本実施形態に係るIII
−Ｖ族化合物半導体エピタキシャルウエハ１が有するＨＢＴ構造４０の一部の領域をエッチング除去した様子を示す断面図である。図３は、本実施形態に係るIII−Ｖ族化合物半
導体エピタキシャルウエハ１が有するＨＥＭＴ構造２０に電極構造を形成した様子を示す断面図である。
【００３６】
ＨＥＭＴ構造２０への電極構造の形成に先だって、図２に示すように、まずは、ＨＢＴ構造４０の一部の領域を、例えばリン酸（Ｈ３ＰＯ４）と過酸化水素（Ｈ２Ｏ２）水とを用いたエッチング液にて除去する。このとき、エッチングストッパ層３０がエッチング液に対して充分な耐性を有していれば、すなわち、ＨＢＴ構造４０とエッチングストッパ層３０との選択比が充分高ければ、エッチングストッパ層３０の所でエッチングを停止することができる。
【００３７】
ＨＢＴ構造４０の一部の領域を除去したら、図３に示すように、ＨＥＭＴ構造２０に、ゲート電極５１、ソース電極５２、ドレイン電極５３を、それぞれ形成する。すなわち、まずは、露出したエッチングストッパ層３０を、例えば塩酸（ＨＣｌ水溶液）を用いたエッチング液にて除去する。次に、例えばフォトリソグラフィ法等を用いて、ショットキー層２５との選択比を取りながら、コンタクト層２６を所定のパターンにエッチングして、ショットキー層２５の一部表面を露出させる。次に、例えばスパッタリング法等を用いて、露出したショットキー層２５の上にゲート電極５１を、コンタクト層２６の上にソース電極５２、ドレイン電極５３を、それぞれ形成して、電極構造を備えるＨＥＭＴ構造２０が形成される。
【００３８】
上述のように、ＨＢＴ構造４０のエッチング除去においては、除去すべき厚さがＨＢＴ構造４０の厚さ分と極めて厚いため、エッチングストッパ層３０に対し、非常に高い選択比が要求される。選択比が不十分であると、例えばＨＢＴ構造４０をエッチング除去する際、エッチングストッパ層３０の一部又は全部が貫通し、下層のＨＥＭＴ構造２０までもがエッチングされてしまう。特に、ショットキー層２５がエッチングされてしまうと、良好な電気的特性を有する半導体デバイスが得られ難くなってしまう。
【００３９】
そこで、本実施形態では、ＩｎＧａＰ層に、ＨＢＴ構造４０との選択性を向上させるＡｓを添加したＩｎＧａＡｓＰ層をエッチングストッパ層３０として用いる。また、Ａｓ濃度を例えば１．０×１０１６ａｔｏｍｓ／ｃｃ以上とする。これにより、上層のＨＢＴ構造４０と充分な選択比を得ることができる。
【００４０】
一方で、エッチングストッパ層３０の選択比があまりにも高いと、電極構造を形成するに際し、エッチングストッパ層３０が除去され難くなるという弊害が生じる。この場合、
除去されずに残ったエッチングストッパ層３０が半導体デバイスの電気的特性に影響を与えたり、所定形状の電極等の形成を妨げたりすることで、良好な電気的特性を有する半導体デバイスが得られ難くなってしまう。
【００４１】
そこで、本実施形態では、Ａｓ濃度を例えば１．０×１０２１ａｔｏｍｓ／ｃｃ以下としている。これにより、エッチングストッパ層３０の選択比が適度な値に抑えられ、エッチングストッパ層３０の除去が比較的容易となる。
【００４２】
また、エッチングストッパ層３０の層厚も、エッチングストッパ層３０の貫通やエッチング残りの有無に影響を及ぼす。すなわち、エッチングストッパ層３０が薄すぎるとエッチングストッパ層３０が貫通してしまったり、厚すぎるとエッチング残りが生じてしまったりする。
【００４３】
そこで、本実施形態では、エッチングストッパ層３０の層厚を、例えば６ｎｍ以上１２ｎｍ以下としている。これにより、エッチングストッパ層３０の貫通やエッチング残りを抑制することができる。また、ＨＥＭＴのシートキャリア濃度の急激な低下や電子移動度の低下を抑制することができる。
【００４４】
なお、ＨＥＭＴ構造２０の上層のＨＢＴ構造４０には、エミッタ電極、ベース電極、コレクタ電極（いずれも図示せず）が形成され、III−Ｖ族化合物半導体エピタキシャルウ
エハ１はダイシング等されて、同一の半導体チップ内にＨＥＭＴとＨＢＴとを備える素子が製造される。
【００４５】
（４）本実施形態の変形例に係るIII−Ｖ族化合物半導体エピタキシャルウエハ
次に、本実施形態の変形例に係るIII−Ｖ族化合物半導体エピタキシャルウエハについ
て説明する。本変形例に係るIII−Ｖ族化合物半導体エピタキシャルウエハは、上述の実
施形態のＨＥＭＴ構造２０とＨＢＴ構造４０との上下の位置を入れ替えた構成となっている。すなわち、例えばＧａＡｓ基板１０上に設けられたＨＢＴ構造と、ＨＢＴ構造の上に設けられたＨＥＭＴ構造とを備え、ＨＢＴ構造とＨＥＭＴ構造との間には、エッチングストッパ層を備える。ＨＢＴ構造、ＨＥＭＴ構造、及びエッチングストッパ層を構成する各半導体層は、上述のＨＢＴ構造４０、ＨＥＭＴ構造２０、及びエッチングストッパ層３０と同様である。
【００４６】
本変形例の構成において、エッチングストッパ層は、ＨＢＴ構造の表面を一部露出させて電極等を形成するために、例えばＨＥＭＴ構造の一部の領域をエッチング除去する際のエッチングストッパとなるよう構成される。また、エッチングストッパ層は、ＨＥＭＴ構造の除去後に容易に除去されるよう構成される。
【００４７】
＜本発明の第２実施形態＞
次に、本発明の第２実施形態に係るIII−Ｖ族化合物半導体エピタキシャルウエハにつ
いて説明する。本実施形態に係るIII−Ｖ族化合物半導体エピタキシャルウエハにおいて
は、ショットキー層とコンタクト層との間にもエッチングストッパ層を設けた点が、上述の実施形態とは異なる。以下、図４を用いた説明において、上述の実施形態と、同様の機能を有する構成要件に同一の符号を付して説明を省略する。図４は、本実施形態に係るIII−Ｖ族化合物半導体エピタキシャルウエハが有するＨＥＭＴ構造に、電極構造を形成し
た様子を示す断面図である。
【００４８】
図４に示すように、本実施形態に係るIII−Ｖ族化合物半導体エピタキシャルウエハは
、ショットキー層２５とコンタクト層２６との間にもエッチングストッパ層３１を備える。エッチングストッパ層３１は、例えばＡｓ濃度が１．０×１０１６ａｔｏｍｓ／ｃｃ以
上１．０×１０２１ａｔｏｍｓ／ｃｃ以下のＩｎＧａＡｓＰ層からなり、例えば層厚が６ｎｍ以上１２ｎｍ以下に構成される。
【００４９】
上記構成により、本実施形態においても、上述の実施形態と同様の効果を奏する。
【００５０】
また、本実施形態によれば、電極構造形成時に、コンタクト層２６を所定のパターンにエッチングする際、エッチングストッパ層３１との選択比を取ることができ、エッチングストッパ層３１の所でエッチングを停止することができる。よって、コンタクト層２６のエッチングで、例えばショットキー層２５がエッチングされてしまうことを抑制することができ、半導体デバイスの電気的特性をいっそう向上させることが可能となる。
【００５１】
また、本実施形態によれば、エッチングストッパ層は、コンタクト層のパターン形成後に容易に除去されるよう構成されるので、エッチング残り等が発生することを抑制することができ、半導体デバイスの電気的特性をいっそう向上させることが可能となる。
【実施例】
【００５２】
次に、本発明に係る実施例について説明する。
【００５３】
まずは、上述の第１実施形態の変形例と同様の構成、すなわち、ＨＥＭＴ構造及びＨＢＴ構造の間と、ＨＥＭＴ構造が備えるショットキー層及びコンタクト層の間とに、それぞれエッチングストッパ層を備えるIII−Ｖ族化合物半導体エピタキシャルウエハを複数枚
、製造した。但し、各III−Ｖ族化合物半導体エピタキシャルウエハがショットキー層／
コンタクト層間に備えるエッチングストッパ層を、１．０×１０１３ａｔｏｍｓ／ｃｃ〜１．０×１０２８ａｔｏｍｓ／ｃｃまでの異なるＡｓ濃度にそれぞれ形成した。
【００５４】
次に、上記各III−Ｖ族化合物半導体エピタキシャルウエハが有するＨＢＴ構造の一部
の領域を除去し、ＨＥＭＴ構造に電極等を形成した。このように製造したＨＥＭＴについて、ドレイン飽和電流を測定した。結果を、図５に示す。
【００５５】
図５は、本実施例に係るＨＥＭＴのドレイン飽和電流を示すグラフである。図５の横軸は、各ＨＥＭＴが備えるエッチングストッパ層中のＡｓ濃度（ａｔｏｍｓ／ｃｃ）であり、縦軸は、各ＨＥＭＴのドレイン飽和電流Ｉｄｓｓである。図中、Ｉｄｓｓ値は相対値として示した。
【００５６】
図５に示すように、Ａｓ濃度が１．０×１０１６ａｔｏｍｓ／ｃｃ以上１．０×１０２１ａｔｏｍｓ／ｃｃ以下のエッチングストッパ層を備えるＨＥＭＴでは、所定のＩｄｓｓ値が安定して得られている。
【００５７】
これに対し、Ａｓ濃度が１．０×１０１６ａｔｏｍｓ／ｃｃ未満のエッチングストッパ層を備えるＨＥＭＴでは、Ｉｄｓｓ値が低下している。このことから、電極形成時のコンタクト層のエッチングによって、エッチングストッパ層の少なくとも一部が貫通し、ショットキー層がエッチングされてしまったことがわかる。
【００５８】
また、Ａｓ濃度が１．０×１０２１ａｔｏｍｓ／ｃｃより大きいエッチングストッパ層を備えるＨＥＭＴでは、Ｉｄｓｓ値が増加している。このことから、エッチングストッパ層を除去する際、エッチングストッパ層の少なくとも一部にエッチング残りが生じてしまったことがわかる。
【００５９】
以上により、Ａｓ濃度を所定の範囲内とすることで、良好な電気的特性を有する半導体デバイスが得られることがわかる。本実施例では、ショットキー層／コンタクト層間のエ
ッチングストッパ層についての評価であったが、ＨＥＭＴ構造／ＨＢＴ構造間のエッチングストッパ層についても同様の結果が得られると考えられる。
【００６０】
したがって、本実施例の測定範囲内においては、Ａｓ濃度が１．０×１０１６ａｔｏｍｓ／ｃｃ以上１．０×１０２１ａｔｏｍｓ／ｃｃ以下のエッチングストッパ層を用いることで、良好な電気的特性を有する半導体デバイスが得られることがわかる。
【符号の説明】
【００６１】
１ III−Ｖ族化合物半導体エピタキシャルウエハ
１０ ＧａＡｓ基板
２０ ＨＥＭＴ構造
２１ バッファ層
２２ 電子走行層
２３ スペーサ層
２４ 電子供給層
２５ ショットキー層
２６ コンタクト層
３０，３１ エッチングストッパ層
４０ ＨＢＴ構造
４１ サブコレクタ層
４２ コレクタ層
４３ ベース層
４４ エミッタ層
４５ エミッタコンタクト層
４６ ノンアロイ層
５１ ゲート電極
５２ ソース電極
５３ ドレイン電極
【技術分野】
【０００１】
本発明は、高電子移動度トランジスタ構造とヘテロ接合バイポーラトランジスタ構造とを備えるIII−Ｖ族化合物半導体エピタキシャルウエハに関する。
【背景技術】
【０００２】
ＧａＡｓ等を主要材料に用いるIII−Ｖ族化合物半導体を用いた半導体デバイスには、
ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Hetero Bipolar Transistor）や高電子移
動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）などがある。ＨＢ
Ｔは、高電力密度を特徴とし、高集積化が容易であるので、電力増幅器や高速論理回路等に用いられる。ＨＥＭＴは、例えば特許文献１に開示されるように、低雑音動作、低電圧動作を特徴とし、受信用低雑音増幅器や高周波スイッチ等に用いられる。
【０００３】
ＨＢＴ及びＨＥＭＴのそれぞれの特徴を活かすため、例えば同一の半導体チップ内に両方のトランジスタを備える素子を形成し、無線通信機器等に用いて更に高性能化を図ることが期待されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２６１３４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述のように、同一の半導体チップ内に両方のトランジスタを形成するには、例えばＧａＡｓ等の基板上にＨＢＴの積層構造を形成し、ＨＢＴ上にＨＥＭＴの積層構造を形成したり、或いは、基板上にＨＥＭＴを形成し、ＨＥＭＴ上にＨＢＴを形成したりする手法が考えられる。各半導体層を積層した後に、上部トランジスタ構造の一部の領域をエッチング等により除去して下部トランジスタ構造を露出させれば、両方のトランジスタに電極構造等を形成することができる。上部トランジスタ構造の除去時に下部トランジスタ構造がエッチングされてしまうのを防ぐためには、上部・下部の間にエッチングストッパ層を介在させればよい。上部トランジスタ構造の除去後に、エッチングストッパ層を除去して、下部トランジスタ構造に電極等を形成することができる。
【０００６】
しかしながら、上記の場合、上部トランジスタ構造の厚さ分をエッチング除去しなければならないことから、エッチングストッパ層に対して非常に高い選択比が要求されることとなり、従来から用いられてきた一般的なエッチングストッパ層では、充分な選択比が得られない場合があった。
【０００７】
一方で、エッチングストッパ層は、上部トランジスタ構造の除去後に除去されなければならない。このため、エッチングストッパ層には、除去が容易であることも要求される。
【０００８】
エッチングストッパ層が一部でも貫通して下部トランジスタ構造がエッチングされてしまったり、エッチングストッパ層が一部でも残って電極の形成等が阻害されたりすると、トランジスタの電気的特性が低下してしまう可能性がある。
【０００９】
本発明の目的は、充分な選択比を備え、また、除去が比較的容易なエッチングストッパ層により、良好な電気的特性を有するＨＢＴとＨＥＭＴとを同一半導体チップ内に形成可能なIII−Ｖ族化合物半導体エピタキシャルウエハを提供することである。
【課題を解決するための手段】
【００１０】
本発明の第１の態様によれば、ＧａＡｓ基板上に、ＧａＡｓ層及びＡｌＧａＡｓ層を有するバッファ層と、ＩｎＧａＡｓ層からなる電子走行層と、ｎ型ＡｌＧａＡｓ層、ｎ型ＩｎＧａＰ層、又はＳｉプレナードープ層からなる電子供給層と、ノンドープＡｌＧａＡｓ層又は低濃度ｎ型ＡｌＧａＡｓ層からなるショットキー層と、ｎ型ＩｎＸＧａ（１−Ｘ）Ａｓ層（但し、０＜Ｘ＜１）からなるコンタクト層と、が設けられた高電子移動度トランジスタ構造と、前記高電子移動度トランジスタ構造の上に、コレクタ層と、ＧａＡｓ層からなるベース層と、ＩｎＧａＰ層からなるエミッタ層と、ＧａＡｓ層からなるエミッタコンタクト層と、ノンアロイ層と、が設けられたヘテロ接合バイポーラトランジスタ構造と、を備え、前記高電子移動度トランジスタ構造と前記ヘテロ接合バイポーラトランジスタ構造との間には、Ａｓ濃度が１．０×１０１６ａｔｏｍｓ／ｃｃ以上１．０×１０２１ａｔｏｍｓ／ｃｃ以下のＩｎＧａＡｓＰ層からなるエッチングストッパ層を備えるIII−Ｖ
族化合物半導体エピタキシャルウエハが提供される。
【００１１】
本発明の第２の態様によれば、ＧａＡｓ基板上に、コレクタ層と、ＧａＡｓ層からなるベース層と、ＩｎＧａＰ層からなるエミッタ層と、ＧａＡｓ層からなるエミッタコンタクト層と、ノンアロイ層と、が設けられたヘテロ接合バイポーラトランジスタ構造と、前記ヘテロ接合バイポーラトランジスタ構造の上に、ＧａＡｓ層及びＡｌＧａＡｓ層を有するバッファ層と、ＩｎＧａＡｓ層からなる電子走行層と、ｎ型ＡｌＧａＡｓ層、ｎ型ＩｎＧａＰ層、又はＳｉプレナードープ層からなる電子供給層と、ノンドープＡｌＧａＡｓ層又は低濃度ｎ型ＡｌＧａＡｓ層からなるショットキー層と、ｎ型ＩｎＸＧａ（１−Ｘ）Ａｓ層（但し、０＜Ｘ＜１）からなるコンタクト層と、が設けられた高電子移動度トランジスタ構造と、を備え、前記ヘテロ接合バイポーラトランジスタ構造と前記高電子移動度トランジスタ構造との間には、Ａｓ濃度が１．０×１０１６ａｔｏｍｓ／ｃｃ以上１．０×１０２１ａｔｏｍｓ／ｃｃ以下のＩｎＧａＡｓＰ層からなるエッチングストッパ層を備えるIII−Ｖ族化合物半導体エピタキシャルウエハが提供される。
【００１２】
本発明の第３の態様によれば、前記エッチングストッパ層の層厚は、６ｎｍ以上１２ｎｍ以下である第１又は第２の態様に記載のIII−Ｖ族化合物半導体エピタキシャルウエハ
が提供される。
【発明の効果】
【００１３】
本発明によれば、充分な選択比を備え、また、除去が比較的容易なエッチングストッパ層により、良好な電気的特性を有するＨＢＴとＨＥＭＴとを同一半導体チップ内に形成可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施形態に係るIII−Ｖ族化合物半導体エピタキシャルウエハを示す断面図である。
【図２】本発明の第１実施形態に係るIII−Ｖ族化合物半導体エピタキシャルウエハが有するＨＢＴ構造の一部の領域をエッチング除去した様子を示す断面図である。
【図３】本発明の第１実施形態に係るIII−Ｖ族化合物半導体エピタキシャルウエハが有するＨＥＭＴ構造に、電極構造を形成した様子を示す断面図である。
【図４】本発明の第２実施形態に係るIII−Ｖ族化合物半導体エピタキシャルウエハが有するＨＥＭＴ構造に電極構造を形成した様子を示す断面図である。
【図５】本発明の実施例に係るＨＥＭＴのドレイン飽和電流を示すグラフである。
【発明を実施するための形態】
【００１５】
＜本発明の第１実施形態＞
以下に、本発明の第１実施形態に係るIII−Ｖ族化合物半導体エピタキシャルウエハに
ついて説明する。
【００１６】
（１）III−Ｖ族化合物半導体エピタキシャルウエハの構造
本発明の第１実施形態に係るIII−Ｖ族化合物半導体エピタキシャルウエハの構造につ
いて、図１を用いて説明する。図１は、本実施形態に係るIII−Ｖ族化合物半導体エピタ
キシャルウエハ１を示す断面図である。
【００１７】
図１に示すように、III−Ｖ族化合物半導体エピタキシャルウエハ１は、例えばＧａＡ
ｓ基板１０上に設けられた高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）構造２０と、ＨＥＭＴ構造２０の上に設けられたヘテロ接合バイポーラ
トランジスタ（ＨＢＴ：Hetero Bipolar Transistor）構造４０とを備える。ＨＥＭＴ構
造２０とＨＢＴ構造４０との間には、エッチングストッパ層３０を備える。
【００１８】
ＨＥＭＴ構造２０とＨＢＴ構造４０とは、複数の半導体層が積層された構造を備える。ＨＥＭＴ構造２０とＨＢＴ構造４０とが備える複数の半導体層や、エッチングストッパ層３０は、例えば有機金属気相成長（ＭＯＶＰＥ：Metal-Organic Vapor Phase Epitaxy）
法等でＧａＡｓ基板１０上に成長させたエピタキシャル層である。
【００１９】
（ＨＥＭＴ構造）
ＨＥＭＴ構造２０には、ＧａＡｓ基板１０上に、バッファ層２１と、電子走行層（チャネル層）２２と、スペーサ層２３と、電子供給層２４と、ショットキー層２５と、コンタクト層２６とがこの順に設けられている。
【００２０】
バッファ層２１は、例えばノンドープＧａＡｓ層とノンドープＡｌＸＧａ（１−Ｘ）Ａｓ層（但し、０＜Ｘ＜１）とが交互に積層された構造を有する。各半導体層は、例えば数ｎｍから数十ｎｍの厚さに形成され、バッファ層２１の厚さは、例えば８００ｎｍ以上１５００ｎｍ以下に構成される。
【００２１】
電子走行層２２は、例えば厚さが３０ｎｍ程度のＩｎＸＧａ（１−Ｘ）Ａｓ層（但し、０＜Ｘ＜１）からなり、スペーサ層２３は、厚さが１ｎｍ以上１０ｎｍ以下であって、例えば数ｎｍ程度のノンドープＧａＡｓ層やノンドープＡｌＸＧａ（１−Ｘ）Ａｓ層（但し、０＜Ｘ＜１）からなる。
【００２２】
電子供給層２４は、例えば厚さが数十ｎｍ程度でキャリア濃度が５．０×１０１７ｃｍ−３以上１．０×１０１９ｃｍ−３以下の、ｎ型ＡｌＸＧａ（１−Ｘ）Ａｓ層、又は、ｎ型ＩｎＸＧａ（１−Ｘ）Ｐ層からなる（但し、０＜Ｘ＜１）。或いは、電子供給層２４は、Ｓｉプレナードープ層からなることとしてもよい。
【００２３】
ショットキー層２５は、例えば厚さが数十ｎｍ程度の、ノンドープＡｌＸＧａ（１−Ｘ）Ａｓ層、又は、キャリア濃度が１．０×１０１７ｃｍ−３以下の低濃度ｎ型ＡｌＸＧａ（１−Ｘ）Ａｓ層からなる（但し、０＜Ｘ＜１）。コンタクト層２６は、例えばキャリア濃度が１．０×１０１９ｃｍ−３以上５．０×１０１９ｃｍ−３以下のｎ型ＩｎＸＧａ（１−Ｘ）Ａｓ層（但し、０＜Ｘ＜１）、若しくは、キャリア濃度が１．０×１０１８ｃｍ−３以上のｎ型ＧａＡｓ層からなる。いずれの場合も、厚さは５０ｎｍ以上５００ｎｍ以下であって、例えば１００ｎｍ程度である。
【００２４】
（ＨＢＴ構造）
ＨＢＴ構造４０には、ＨＥＭＴ構造２０の上に、エッチングストッパ層３０を介して、サブコレクタ層４１と、コレクタ層４２と、ベース層４３と、エミッタ層４４と、エミッ
タコンタクト層４５と、ノンアロイ層４６とがこの順に設けられている。
【００２５】
サブコレクタ層４１とコレクタ層４２とは、例えばｎ型ＧａＡｓ層からなる。サブコレクタ層４１及びコレクタ層４１の厚さは、それぞれ、例えば２００ｎｍ以上８００ｎｍ以下、及び４００ｎｍ以上２０００ｎｍ以下に構成され、キャリア濃度は、それぞれ、例えば１．０×１０１８ｃｍ−３以上７．０×１０１８ｃｍ−３以下、及び５．０×１０１５ｃｍ−３以上３．０×１０１６ｃｍ−３以下である。
【００２６】
ベース層４３は、例えば厚さが３０ｎｍ以上１５０ｎｍ以下のｐ型ＧａＡｓ層からなり、エミッタ層４４は、例えば厚さが４０ｎｍ程度のｎ型ＩｎＸＧａ（１−Ｘ）Ｐ層（但し、０＜Ｘ＜１）からなる。エミッタコンタクト層４５は、例えば厚さが１００ｎｍ程度のｎ型ＧａＡｓ層からなる。
【００２７】
ノンアロイ層４６は、例えば厚さがそれぞれ５０ｎｍ程度のｎ型ＩｎＸＧａ（１−Ｘ）Ａｓ層（但し、Ｘの変化の範囲は０→１）と、ｎ型ＩｎＸＧａ（１−Ｘ）Ａｓ層（但し、０＜Ｘ＜１）とがこの順に積層された２層構造を有する。
【００２８】
（エッチングストッパ層）
エッチングストッパ層３０は、ＨＥＭＴ構造２０とＨＢＴ構造４０との間に設けられ、例えばＡｓ濃度が１．０×１０１６ａｔｏｍｓ／ｃｃ以上１．０×１０２１ａｔｏｍｓ／ｃｃ以下のＩｎＧａＡｓＰ層からなる。エッチングストッパ層３０の層厚は、例えば６ｎｍ以上１２ｎｍ以下に構成される。
【００２９】
エッチングストッパ層３０は、後述するように、ＨＥＭＴ構造２０の表面を一部露出させて電極等を形成するために、例えばＨＢＴ構造４０の一部の領域をエッチング除去する際の、エッチングストッパとなるよう構成される。また、エッチングストッパ層３０は、ＨＢＴ構造４０の除去後に容易に除去されるよう構成される。
【００３０】
すなわち、本実施形態では、ＩｎＧａＡｓＰ層をエッチングストッパ層３０として用い、エッチングストッパ層３０の選択性を向上させるＡｓ濃度を所定の範囲内としている。これにより、充分な選択比を備え、また、除去が比較的容易なエッチングストッパ層３０を得ることができる。本実施形態のエッチングストッパ層３０の効果は、後述の実施例に係るＨＥＭＴ構造が備えるショットキー層とコンタクト層との間のエッチングストッパ層を備えた半導体デバイスの評価によって確認されている。
【００３１】
（２）III−Ｖ族化合物半導体エピタキシャルウエハの製造方法
次に、本発明の第１実施形態に係るIII−Ｖ族化合物半導体エピタキシャルウエハ１の
製造方法について説明する。
【００３２】
III−Ｖ族化合物半導体エピタキシャルウエハ１が備える各半導体層は、例えばＭＯＶ
ＰＥ法を用い、ＧａＡｓ基板１０上に、ＡｌＸＧａ（１−Ｘ）Ａｓ系の積層構造を有するバッファ層２１から、ＩｎＸＧａ（１−Ｘ）Ａｓ系の２層構造を有するノンアロイ層４６までを成長させて得られる。
【００３３】
具体的には、ＭＯＶＰＥ装置内にＧａＡｓ基板１０を搬入して設置し、成長圧力、成長温度を所定値に保った状態で、有機金属ガス等の原料ガスを所定流量供給して行う。ガリウム（Ｇａ）源、アルミニウム（Ａｌ）源、インジウム（Ｉｎ）源となる有機金属ガスには、それぞれ、例えばトリメチルガリウム（Ｇａ（ＣＨ３）３）、トリメチルアルミニウム（Ａｌ（ＣＨ３）３）、トリメチルインジウム（Ｉｎ（ＣＨ３）３）等を使用する。ヒ素（Ａｓ）源、リン（Ｐ）源としては、それぞれ、例えばアルシン（ＡｓＨ３）、ホスフ
ィン（ＰＨ３）等の水素化物ガスを使用する。このとき、Ｇａ（ＣＨ３）３やＡｌ（ＣＨ３）３等のIII族原料ガスのモル数を分母とし、ＡｓＨ３やＰＨ３等のＶ族原料ガスのモ
ル数を分子とする比率（商）、すなわち、Ｖ／III比を、所定値とする。
【００３４】
また、各層の導電型を決定する導電型決定不純物の添加は、例えば所定の添加ガスを原料ガスに添加することにより行う。ｎ型の導電型決定不純物としては、例えばセレン（Ｓｅ）やシリコン（Ｓｉ）等があり、それぞれ、例えばセレン化水素（Ｈ２Ｓｅ）やジシラン（Ｓｉ２Ｈ６）等の添加ガスを使用する。ｐ型の導電型決定不純物としては、例えば亜鉛（Ｚｎ）等があり、例えばジメチルジンク（Ｚｎ（ＣＨ３）２）等の添加ガスを使用する。
【００３５】
（３）電極構造の形成方法
次に、上述のエッチングストッパ層３０の作用に基づき、ＨＥＭＴ構造２０に電極等を形成する方法について、図２及び図３を用いて説明する。図２は、本実施形態に係るIII
−Ｖ族化合物半導体エピタキシャルウエハ１が有するＨＢＴ構造４０の一部の領域をエッチング除去した様子を示す断面図である。図３は、本実施形態に係るIII−Ｖ族化合物半
導体エピタキシャルウエハ１が有するＨＥＭＴ構造２０に電極構造を形成した様子を示す断面図である。
【００３６】
ＨＥＭＴ構造２０への電極構造の形成に先だって、図２に示すように、まずは、ＨＢＴ構造４０の一部の領域を、例えばリン酸（Ｈ３ＰＯ４）と過酸化水素（Ｈ２Ｏ２）水とを用いたエッチング液にて除去する。このとき、エッチングストッパ層３０がエッチング液に対して充分な耐性を有していれば、すなわち、ＨＢＴ構造４０とエッチングストッパ層３０との選択比が充分高ければ、エッチングストッパ層３０の所でエッチングを停止することができる。
【００３７】
ＨＢＴ構造４０の一部の領域を除去したら、図３に示すように、ＨＥＭＴ構造２０に、ゲート電極５１、ソース電極５２、ドレイン電極５３を、それぞれ形成する。すなわち、まずは、露出したエッチングストッパ層３０を、例えば塩酸（ＨＣｌ水溶液）を用いたエッチング液にて除去する。次に、例えばフォトリソグラフィ法等を用いて、ショットキー層２５との選択比を取りながら、コンタクト層２６を所定のパターンにエッチングして、ショットキー層２５の一部表面を露出させる。次に、例えばスパッタリング法等を用いて、露出したショットキー層２５の上にゲート電極５１を、コンタクト層２６の上にソース電極５２、ドレイン電極５３を、それぞれ形成して、電極構造を備えるＨＥＭＴ構造２０が形成される。
【００３８】
上述のように、ＨＢＴ構造４０のエッチング除去においては、除去すべき厚さがＨＢＴ構造４０の厚さ分と極めて厚いため、エッチングストッパ層３０に対し、非常に高い選択比が要求される。選択比が不十分であると、例えばＨＢＴ構造４０をエッチング除去する際、エッチングストッパ層３０の一部又は全部が貫通し、下層のＨＥＭＴ構造２０までもがエッチングされてしまう。特に、ショットキー層２５がエッチングされてしまうと、良好な電気的特性を有する半導体デバイスが得られ難くなってしまう。
【００３９】
そこで、本実施形態では、ＩｎＧａＰ層に、ＨＢＴ構造４０との選択性を向上させるＡｓを添加したＩｎＧａＡｓＰ層をエッチングストッパ層３０として用いる。また、Ａｓ濃度を例えば１．０×１０１６ａｔｏｍｓ／ｃｃ以上とする。これにより、上層のＨＢＴ構造４０と充分な選択比を得ることができる。
【００４０】
一方で、エッチングストッパ層３０の選択比があまりにも高いと、電極構造を形成するに際し、エッチングストッパ層３０が除去され難くなるという弊害が生じる。この場合、
除去されずに残ったエッチングストッパ層３０が半導体デバイスの電気的特性に影響を与えたり、所定形状の電極等の形成を妨げたりすることで、良好な電気的特性を有する半導体デバイスが得られ難くなってしまう。
【００４１】
そこで、本実施形態では、Ａｓ濃度を例えば１．０×１０２１ａｔｏｍｓ／ｃｃ以下としている。これにより、エッチングストッパ層３０の選択比が適度な値に抑えられ、エッチングストッパ層３０の除去が比較的容易となる。
【００４２】
また、エッチングストッパ層３０の層厚も、エッチングストッパ層３０の貫通やエッチング残りの有無に影響を及ぼす。すなわち、エッチングストッパ層３０が薄すぎるとエッチングストッパ層３０が貫通してしまったり、厚すぎるとエッチング残りが生じてしまったりする。
【００４３】
そこで、本実施形態では、エッチングストッパ層３０の層厚を、例えば６ｎｍ以上１２ｎｍ以下としている。これにより、エッチングストッパ層３０の貫通やエッチング残りを抑制することができる。また、ＨＥＭＴのシートキャリア濃度の急激な低下や電子移動度の低下を抑制することができる。
【００４４】
なお、ＨＥＭＴ構造２０の上層のＨＢＴ構造４０には、エミッタ電極、ベース電極、コレクタ電極（いずれも図示せず）が形成され、III−Ｖ族化合物半導体エピタキシャルウ
エハ１はダイシング等されて、同一の半導体チップ内にＨＥＭＴとＨＢＴとを備える素子が製造される。
【００４５】
（４）本実施形態の変形例に係るIII−Ｖ族化合物半導体エピタキシャルウエハ
次に、本実施形態の変形例に係るIII−Ｖ族化合物半導体エピタキシャルウエハについ
て説明する。本変形例に係るIII−Ｖ族化合物半導体エピタキシャルウエハは、上述の実
施形態のＨＥＭＴ構造２０とＨＢＴ構造４０との上下の位置を入れ替えた構成となっている。すなわち、例えばＧａＡｓ基板１０上に設けられたＨＢＴ構造と、ＨＢＴ構造の上に設けられたＨＥＭＴ構造とを備え、ＨＢＴ構造とＨＥＭＴ構造との間には、エッチングストッパ層を備える。ＨＢＴ構造、ＨＥＭＴ構造、及びエッチングストッパ層を構成する各半導体層は、上述のＨＢＴ構造４０、ＨＥＭＴ構造２０、及びエッチングストッパ層３０と同様である。
【００４６】
本変形例の構成において、エッチングストッパ層は、ＨＢＴ構造の表面を一部露出させて電極等を形成するために、例えばＨＥＭＴ構造の一部の領域をエッチング除去する際のエッチングストッパとなるよう構成される。また、エッチングストッパ層は、ＨＥＭＴ構造の除去後に容易に除去されるよう構成される。
【００４７】
＜本発明の第２実施形態＞
次に、本発明の第２実施形態に係るIII−Ｖ族化合物半導体エピタキシャルウエハにつ
いて説明する。本実施形態に係るIII−Ｖ族化合物半導体エピタキシャルウエハにおいて
は、ショットキー層とコンタクト層との間にもエッチングストッパ層を設けた点が、上述の実施形態とは異なる。以下、図４を用いた説明において、上述の実施形態と、同様の機能を有する構成要件に同一の符号を付して説明を省略する。図４は、本実施形態に係るIII−Ｖ族化合物半導体エピタキシャルウエハが有するＨＥＭＴ構造に、電極構造を形成し
た様子を示す断面図である。
【００４８】
図４に示すように、本実施形態に係るIII−Ｖ族化合物半導体エピタキシャルウエハは
、ショットキー層２５とコンタクト層２６との間にもエッチングストッパ層３１を備える。エッチングストッパ層３１は、例えばＡｓ濃度が１．０×１０１６ａｔｏｍｓ／ｃｃ以
上１．０×１０２１ａｔｏｍｓ／ｃｃ以下のＩｎＧａＡｓＰ層からなり、例えば層厚が６ｎｍ以上１２ｎｍ以下に構成される。
【００４９】
上記構成により、本実施形態においても、上述の実施形態と同様の効果を奏する。
【００５０】
また、本実施形態によれば、電極構造形成時に、コンタクト層２６を所定のパターンにエッチングする際、エッチングストッパ層３１との選択比を取ることができ、エッチングストッパ層３１の所でエッチングを停止することができる。よって、コンタクト層２６のエッチングで、例えばショットキー層２５がエッチングされてしまうことを抑制することができ、半導体デバイスの電気的特性をいっそう向上させることが可能となる。
【００５１】
また、本実施形態によれば、エッチングストッパ層は、コンタクト層のパターン形成後に容易に除去されるよう構成されるので、エッチング残り等が発生することを抑制することができ、半導体デバイスの電気的特性をいっそう向上させることが可能となる。
【実施例】
【００５２】
次に、本発明に係る実施例について説明する。
【００５３】
まずは、上述の第１実施形態の変形例と同様の構成、すなわち、ＨＥＭＴ構造及びＨＢＴ構造の間と、ＨＥＭＴ構造が備えるショットキー層及びコンタクト層の間とに、それぞれエッチングストッパ層を備えるIII−Ｖ族化合物半導体エピタキシャルウエハを複数枚
、製造した。但し、各III−Ｖ族化合物半導体エピタキシャルウエハがショットキー層／
コンタクト層間に備えるエッチングストッパ層を、１．０×１０１３ａｔｏｍｓ／ｃｃ〜１．０×１０２８ａｔｏｍｓ／ｃｃまでの異なるＡｓ濃度にそれぞれ形成した。
【００５４】
次に、上記各III−Ｖ族化合物半導体エピタキシャルウエハが有するＨＢＴ構造の一部
の領域を除去し、ＨＥＭＴ構造に電極等を形成した。このように製造したＨＥＭＴについて、ドレイン飽和電流を測定した。結果を、図５に示す。
【００５５】
図５は、本実施例に係るＨＥＭＴのドレイン飽和電流を示すグラフである。図５の横軸は、各ＨＥＭＴが備えるエッチングストッパ層中のＡｓ濃度（ａｔｏｍｓ／ｃｃ）であり、縦軸は、各ＨＥＭＴのドレイン飽和電流Ｉｄｓｓである。図中、Ｉｄｓｓ値は相対値として示した。
【００５６】
図５に示すように、Ａｓ濃度が１．０×１０１６ａｔｏｍｓ／ｃｃ以上１．０×１０２１ａｔｏｍｓ／ｃｃ以下のエッチングストッパ層を備えるＨＥＭＴでは、所定のＩｄｓｓ値が安定して得られている。
【００５７】
これに対し、Ａｓ濃度が１．０×１０１６ａｔｏｍｓ／ｃｃ未満のエッチングストッパ層を備えるＨＥＭＴでは、Ｉｄｓｓ値が低下している。このことから、電極形成時のコンタクト層のエッチングによって、エッチングストッパ層の少なくとも一部が貫通し、ショットキー層がエッチングされてしまったことがわかる。
【００５８】
また、Ａｓ濃度が１．０×１０２１ａｔｏｍｓ／ｃｃより大きいエッチングストッパ層を備えるＨＥＭＴでは、Ｉｄｓｓ値が増加している。このことから、エッチングストッパ層を除去する際、エッチングストッパ層の少なくとも一部にエッチング残りが生じてしまったことがわかる。
【００５９】
以上により、Ａｓ濃度を所定の範囲内とすることで、良好な電気的特性を有する半導体デバイスが得られることがわかる。本実施例では、ショットキー層／コンタクト層間のエ
ッチングストッパ層についての評価であったが、ＨＥＭＴ構造／ＨＢＴ構造間のエッチングストッパ層についても同様の結果が得られると考えられる。
【００６０】
したがって、本実施例の測定範囲内においては、Ａｓ濃度が１．０×１０１６ａｔｏｍｓ／ｃｃ以上１．０×１０２１ａｔｏｍｓ／ｃｃ以下のエッチングストッパ層を用いることで、良好な電気的特性を有する半導体デバイスが得られることがわかる。
【符号の説明】
【００６１】
１ III−Ｖ族化合物半導体エピタキシャルウエハ
１０ ＧａＡｓ基板
２０ ＨＥＭＴ構造
２１ バッファ層
２２ 電子走行層
２３ スペーサ層
２４ 電子供給層
２５ ショットキー層
２６ コンタクト層
３０，３１ エッチングストッパ層
４０ ＨＢＴ構造
４１ サブコレクタ層
４２ コレクタ層
４３ ベース層
４４ エミッタ層
４５ エミッタコンタクト層
４６ ノンアロイ層
５１ ゲート電極
５２ ソース電極
５３ ドレイン電極
【特許請求の範囲】
【請求項１】
ＧａＡｓ基板上に、
ＧａＡｓ層及びＡｌＧａＡｓ層を有するバッファ層と、
ＩｎＧａＡｓ層からなる電子走行層と、
ｎ型ＡｌＧａＡｓ層、ｎ型ＩｎＧａＰ層、又はＳｉプレナードープ層からなる電子供給層と、
ノンドープＡｌＧａＡｓ層又は低濃度ｎ型ＡｌＧａＡｓ層からなるショットキー層と、
ｎ型ＩｎＸＧａ（１−Ｘ）Ａｓ層（但し、０＜Ｘ＜１）からなるコンタクト層と、が設けられた高電子移動度トランジスタ構造と、
前記高電子移動度トランジスタ構造の上に、
コレクタ層と、
ＧａＡｓ層からなるベース層と、
ＩｎＧａＰ層からなるエミッタ層と、
ＧａＡｓ層からなるエミッタコンタクト層と、
ノンアロイ層と、が設けられたヘテロ接合バイポーラトランジスタ構造と、を備え、
前記高電子移動度トランジスタ構造と前記ヘテロ接合バイポーラトランジスタ構造との間には、Ａｓ濃度が１．０×１０１６ａｔｏｍｓ／ｃｃ以上１．０×１０２１ａｔｏｍｓ／ｃｃ以下のＩｎＧａＡｓＰ層からなるエッチングストッパ層を備える
ことを特徴とするIII−Ｖ族化合物半導体エピタキシャルウエハ。
【請求項２】
ＧａＡｓ基板上に、
コレクタ層と、
ＧａＡｓ層からなるベース層と、
ＩｎＧａＰ層からなるエミッタ層と、
ＧａＡｓ層からなるエミッタコンタクト層と、
ノンアロイ層と、が設けられたヘテロ接合バイポーラトランジスタ構造と、
前記ヘテロ接合バイポーラトランジスタ構造の上に、
ＧａＡｓ層及びＡｌＧａＡｓ層を有するバッファ層と、
ＩｎＧａＡｓ層からなる電子走行層と、
ｎ型ＡｌＧａＡｓ層、ｎ型ＩｎＧａＰ層、又はＳｉプレナードープ層からなる電子供給層と、
ノンドープＡｌＧａＡｓ層又は低濃度ｎ型ＡｌＧａＡｓ層からなるショットキー層と、
ｎ型ＩｎＸＧａ（１−Ｘ）Ａｓ層（但し、０＜Ｘ＜１）からなるコンタクト層と、が設けられた高電子移動度トランジスタ構造と、を備え、
前記ヘテロ接合バイポーラトランジスタ構造と前記高電子移動度トランジスタ構造との間には、Ａｓ濃度が１．０×１０１６ａｔｏｍｓ／ｃｃ以上１．０×１０２１ａｔｏｍｓ／ｃｃ以下のＩｎＧａＡｓＰ層からなるエッチングストッパ層を備える
ことを特徴とするIII−Ｖ族化合物半導体エピタキシャルウエハ。
【請求項３】
前記エッチングストッパ層の層厚は、６ｎｍ以上１２ｎｍ以下である
ことを特徴とする請求項１又は２に記載のIII−Ｖ族化合物半導体エピタキシャルウエハ
。
【請求項１】
ＧａＡｓ基板上に、
ＧａＡｓ層及びＡｌＧａＡｓ層を有するバッファ層と、
ＩｎＧａＡｓ層からなる電子走行層と、
ｎ型ＡｌＧａＡｓ層、ｎ型ＩｎＧａＰ層、又はＳｉプレナードープ層からなる電子供給層と、
ノンドープＡｌＧａＡｓ層又は低濃度ｎ型ＡｌＧａＡｓ層からなるショットキー層と、
ｎ型ＩｎＸＧａ（１−Ｘ）Ａｓ層（但し、０＜Ｘ＜１）からなるコンタクト層と、が設けられた高電子移動度トランジスタ構造と、
前記高電子移動度トランジスタ構造の上に、
コレクタ層と、
ＧａＡｓ層からなるベース層と、
ＩｎＧａＰ層からなるエミッタ層と、
ＧａＡｓ層からなるエミッタコンタクト層と、
ノンアロイ層と、が設けられたヘテロ接合バイポーラトランジスタ構造と、を備え、
前記高電子移動度トランジスタ構造と前記ヘテロ接合バイポーラトランジスタ構造との間には、Ａｓ濃度が１．０×１０１６ａｔｏｍｓ／ｃｃ以上１．０×１０２１ａｔｏｍｓ／ｃｃ以下のＩｎＧａＡｓＰ層からなるエッチングストッパ層を備える
ことを特徴とするIII−Ｖ族化合物半導体エピタキシャルウエハ。
【請求項２】
ＧａＡｓ基板上に、
コレクタ層と、
ＧａＡｓ層からなるベース層と、
ＩｎＧａＰ層からなるエミッタ層と、
ＧａＡｓ層からなるエミッタコンタクト層と、
ノンアロイ層と、が設けられたヘテロ接合バイポーラトランジスタ構造と、
前記ヘテロ接合バイポーラトランジスタ構造の上に、
ＧａＡｓ層及びＡｌＧａＡｓ層を有するバッファ層と、
ＩｎＧａＡｓ層からなる電子走行層と、
ｎ型ＡｌＧａＡｓ層、ｎ型ＩｎＧａＰ層、又はＳｉプレナードープ層からなる電子供給層と、
ノンドープＡｌＧａＡｓ層又は低濃度ｎ型ＡｌＧａＡｓ層からなるショットキー層と、
ｎ型ＩｎＸＧａ（１−Ｘ）Ａｓ層（但し、０＜Ｘ＜１）からなるコンタクト層と、が設けられた高電子移動度トランジスタ構造と、を備え、
前記ヘテロ接合バイポーラトランジスタ構造と前記高電子移動度トランジスタ構造との間には、Ａｓ濃度が１．０×１０１６ａｔｏｍｓ／ｃｃ以上１．０×１０２１ａｔｏｍｓ／ｃｃ以下のＩｎＧａＡｓＰ層からなるエッチングストッパ層を備える
ことを特徴とするIII−Ｖ族化合物半導体エピタキシャルウエハ。
【請求項３】
前記エッチングストッパ層の層厚は、６ｎｍ以上１２ｎｍ以下である
ことを特徴とする請求項１又は２に記載のIII−Ｖ族化合物半導体エピタキシャルウエハ
。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−２３４８９３（Ｐ２０１２−２３４８９３Ａ）
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【出願番号】特願２０１１−１００９６７（Ｐ２０１１−１００９６７）
【出願日】平成２３年４月２８日（２０１１．４．２８）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【出願日】平成２３年４月２８日（２０１１．４．２８）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
[ Back to top ]