【課題】 ヘテロ接合バイポーラトランジスタ及びフォトダイオードが電気信号の劣化を伴うことなく接続され、全面再成長の特徴である高集積度を損ねることなく、動作速度及び受光感度に優れた光電子集積回路を提供する。
【解決手段】 光電子集積回路は、光素子２のアノード電極９又はカソード電極８からの配線１９が［０１１］方向に形成されて素子に接続されることを特徴としている。 （もっと読む）

【課題】 素子の抵抗が小さく、動作電圧の高い窒化物半導体を提供する。
【解決手段】 本発明による窒化物半導体は、導電性ＳｉＣ基板上に不純物濃度の高い窒化物半導体層と不純物濃度の低い窒化物半導体層を順次形成し、導電性ＳｉＣ基板の裏面にオーミック電極を形成することを特徴としている。例えば、導電性ＳｉＣ基板の表面上に不純物濃度の高い導電性のｎ^＋型ＡｌＧａＮ層（Ａｌ組成＞０）と、不純物濃度の低いＡｌＢＧａＮ層（Ａｌ組成≧０、Ｂ組成≧０）を順次形成し、導電性ＳｉＣ基板の裏面にオーミック電極を形成する。これによって、クラックを生じることなく、１００ｎｍ以上の厚いＡｌＢＧａＮ層を形成することができ、素子の抵抗を抑えつつ、降伏電圧の高い窒化物半導体を実現することができる。 （もっと読む）

【課題】 信頼性に優れたヘテロバイポーラトランジスタを含む半導体装置において、ニー電圧（Ｖk）の十分な低減を可能としながら、ベースコンタクト形成が容易であるデバイス構造を提供すること。
【解決手段】 少なくともエミッタ層とベース層とコレクタ層（更にはサブコレクタ層）とを有するヘテロ接合型バイポーラトランジスタ等又はそれを主要な構成要素とする半導体装置において、前記エミッタ層及び前記コレクタ層の双方が、高濃度に不純物が添加された高濃度薄層５、９をそれぞれ有し、これらの高濃度薄層の不純物濃度は隣接する半導体層４、６、８、１０の不純物濃度よりも高いことを特徴とする半導体装置。 （もっと読む）

【課題】 ＨＢＴデバイスのベース領域において２軸歪みを増大させ、それによりベース領域においてキャリア移動度を増加させる。
【解決手段】
本発明は、内部にＳｉＧｅ含有層を持つベース領域を有する高性能ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）に関する。ＳｉＧｅ含有層は、約１００ｎｍの厚さを超えず、所定の臨界ゲルマニウム含有量を有する。ＳｉＧｅ含有層はさらに、所定の臨界ゲルマニウム含有量の約８０％を下回らない平均ゲルマニウム含有量を有する。本発明はまた、ベース層が１００ｎｍを超えない場合には、内部の平均ゲルマニウム含有量が、ベース層の厚さに基づいて計算される臨界ゲルマニウム含有量の８０％を下回らないように、ベース層内のゲルマニウム含有量を均一に増加させることによって、ＳｉＧｅ含有ベース層を有するＨＢＴ内のキャリア移動度を向上させるための方法に関する。 （もっと読む）

【課題】オーミック電極と窒化物系半導体層とのオーミック特性が熱により劣化するのを抑制することが可能な窒化物系半導体素子を提供する。
【解決手段】この窒化物系半導体素子（窒化物系半導体レーザ素子）は、ｐ側オーミック電極６に、約１ｎｍの厚みを有するとともにｐ型コンタクト層５の主表面に接触して形成されるＳｉ層６ａと、Ｓｉ層６ａ上に形成される約２０ｎｍの厚みを有するＰｄ層６ｂとを含むとともに、ｎ側オーミック電極９に、約１ｎｍの厚みを有するとともにｎ型ＧａＮ基板１の下面に接触して形成されるＳｉ層９ａと、Ｓｉ層９ａの下面上に形成される約６ｎｍの厚みを有するＡｌ層９ｂと、Ａｌ層９ｂの下面上に形成される約３０ｎｍの厚みを有するＰｄ層９ｃとを含む。 （もっと読む）

【課題】シリコン−ゲルマニウム混晶膜を成長させる際に、所望の領域に炭素等の不純物を高精度にドープし、ボロン等の不純物が拡散するのを効果的に抑制できるようにする。
【解決手段】シリコン原料ガス、ゲルマニウム原料ガス、ボロン原料ガス、炭素原料ガスを反応室１に導入して、基板２上にシリコン−ゲルマニウム混晶膜を成長させる場合に、炭素原料ガスをボロン原料ガスよりも先出しして、炭素原料ガスのガスボンベ１６からの供給タイミングをボロン原料ガスのガスボンベ１５からの供給タイミングに対して早くしている。これにより、炭素とボロンとのシリコン−ゲルマニウム混晶膜中への取り込みにずれが生じないようにして、シリコン−ゲルマニウム混晶膜の任意の深さ領域で炭素の濃度をボロンの濃度より高くしたので、ベース層形成以後の熱プロセスにおいてボロンの拡散を効果的に抑制することができる。 （もっと読む）

【課題】 互いに並列に接続されたベースバラスト抵抗及び容量を付加したＨＢＴ等のヘテロ接合型半導体素子を有する半導体装置において、その素子面積を縮小し、かつ作製工程の簡略化も可能にすること。
【解決手段】
少なくともコレクタ層３とベース層５と第１のエミッタ層７Ａとからなる積層体によって構成されたＨＢＴ１５ａ及び１５ｂを有し、これらのＨＢＴと同一構成材料からなる積層体１６において、各ＨＢＴのベースに接続されたベース構成材料層５と、ベース信号入力端子電極に相当するエミッタ構成材料層上のエミッタ電極９との間に、ベース構成材料によるベースバラスト抵抗１３と、エミッタ及びベース構成材料からなる逆方向ダイオードによる容量１４とが並列に接続されることによって、並列の複数のＨＢＴの熱暴走を防止する構造を素子面積の縮小の下で容易に作製することができる。 （もっと読む）

本発明は、基板１２と、第１導電型のエミッタ領域、前記第１導電型とは逆の第２導電型のベース領域及び前記第１導電型のコレクタ領域１、２、３をもつバイポーラトランジスタを有する、シリコンからなる半導体本体とを有し、前記コレクタ領域及び前記エミッタ領域の一方の領域を有する第１半導体領域３が、前記半導体本体１１内に形成され、前記第１半導体領域３上に、前記ベース領域を有する第２半導体領域２が存在し、該第２半導体領域４上に、前記コレクタ領域及び前記エミッタ領域の他方の領域を有する第３半導体領域１が存在し、前記半導体本体１１に、前記第１半導体領域３と第２半導体領域２との間の遷移位置に狭窄部を設け、該狭窄部は、前記半導体本体内に埋め込まれた第１埋め込み電気的絶縁領域を用いて形成された半導体デバイス半導体デバイス１０に関する。本発明によれば、前記埋め込み電気的絶縁領域２６、２７の上に形成された前記半導体本体の一部は、単結晶である。これは、大きな前記デバイスの横方向の小型化を可能し、素晴らしく高い前記トランジスタの周波数特性を提供する。このようなデバイス１０は、本発明による製造方法を用いたその製造の結果、可能なものとなる。
（もっと読む）

【課題】ＧａＡｓＳｂ系ベース層で、ベース層内の少数キャリアを内部電界により加速し、電流利得の改善が可能なヘテロ接合バイポーラトランジスタ（ＨＢＴ）を提供する。
【解決手段】基板１としてＩｎＰを用い、ベース層４の少なくとも１層はＡｌ（ｘ）Ｇａ（１−ｘ）Ａｓ（ｙ）Ｓｂ（１−ｙ）とし（ｘ，ｙはそれぞれ組成比）、エミッタ側からコレクタ側の方向に徐々に小さくする傾斜組成とし、ベース層のホール濃度を４×１０^１９ｃｍ^−３以上とする。また、エミッタ層５の少なくとも１層はベース層４との伝導帯端差ΔＥｃが０．１８ｅＶ以下となる材料を用いる。ここで、ベース層４のＡｌの組成比ｘを０＜ｘ≦０．２の範囲内とし、Ａｓの組成比ｙを０．２≦ｙ≦０．８の範囲内とする。また、エミッタ層４の１層をＩｎＧａＰ，ＩｎＡｌＰ，ＩｎＡｌＧａＰ，ＩｎＡｌＡｓ，ＩｎＧａＡｌＡｓ，ＩｎＡｌＡｓＰのいずれかとする。 （もっと読む）

【課題】
全セルが均一動作せずに、一部のセルの温度上昇により生じる熱暴走による素子の破壊を抑止し、安定した高出力動作が可能なトランジスタチップを提供する。
【解決手段】
それぞれが、制御信号が入力される制御端子１２１と制御信号に従って電流が流れる第１及び第２端子１１１、１３１とを備える、複数のトランジスタ素子と、それぞれが、トランジスタ素子が形成された領域１０と異なる領域２０に形成され、第１端子の基板１４１への導通を与える、複数の基板導通部２３２と、を備え、各異なるトランジスタ素子は、異なる基板導通部２３２と接続され、各基板導通部２３２は、他の基板導通部２３２から分離された半導体層を備える、半導体装置。 （もっと読む）

本発明は、支持部と、この支持部からエピタキシャル成長した、それぞれ少なくとも１つのコレクタ又はエミッタレイヤと、少なくとも１つのベースレイヤ（Ｂ）と、それぞれ少なくとも１つのエミッタ又はコレクタレイヤと、を有するヘテロ接合バイポーラトランジスタに関するものである。それぞれコレクタ又はエミッタレイヤは、それぞれエミッタ又はコレクタレイヤと実質的に同一の組成を有する、ベースレイヤと接触状態にある少なくとも１つのアンダーコート（Ｃ１）と、この第１アンダーコートとの関係においてベースレイヤとは反対側の面上の少なくとも１つの第２アンダーコード（Ｃ２）と、を有している。
（もっと読む）

【課題】 ベース／コレクタ接合容量およびベース層の引き出し抵抗を減少させることのできる電極構造を有する半導体素子を含む半導体装置及びその製造方法を提供すること。
【解決手段】 半絶縁性基板１の上にエピタキシャル成長法によって、サブコレクタ層２、コレクタ層３、ベース層４、エミッタ層５、エミッタキャップ層６の構成材料層を形成し、これらをメサ構造に加工してヘテロ接合バイポーラトランジスタ（ＨＢＴ）素子２０を形成する。ＨＢＴ素子２０では、ベース電極８をセンターに配置し、この幅方向両側にエミッタメサおよびエミッタ電極９を各２本形成する。ベース電極８の上には厚さが厚く、低抵抗なベース引き出し配線１８を直接形成する。この際、ベース層４およびコレクタ層３の一部をその積層方向に同一パターンに除去し、この除去領域２１を含む領域上にベース電極８およびベース引き出し配線１８を形成する。 （もっと読む）

【課題】 ヘテロ接合半導体素子と別の半導体素子とが同一基板上に集積され、かつ、この別の半導体素子の電極取り出し構造が改良された半導体装置及びその製造方法を提供すること。
【解決手段】 前記別の半導体素子の一例である抵抗素子２０を構成する抵抗層１１を、イオン注入法または不純物拡散法によって半絶縁性基板１内に形成する。次に、サブコレクタ層２、コレクタ層３、ベース層４、エミッタ層５、そしてエミッタキャップ層６の構成材料層を、基板１の全面にエピタキシャル成長法によって形成する。次に、これらの一部をメサ構造に加工して、ＨＢＴ１０を形成する。一方、抵抗素子２０の素子電極１４、１５を高い位置で取り出すための導電層１２、１３を、サブコレクタ層２の構成材料層４２のパターニングによって形成し、素子電極１４、１５をこの上に形成する。次に、ＢＣＢなどの平坦化膜３０を形成し、これを介して配線３１、３２を形成する。 （もっと読む）

本発明は、シリコンからなる基板（１１）および半導体本体（１２）を有し、この半導体本体（１２）は、トランジスタ（Ｔ）を有する能動領域（Ａ）および該能動領域（Ａ）を囲む受動領域（Ｐ）を具え、前記半導体本体（１２）の表面から埋め込まれた金属材料からなる第１導電領域（２）に接続している金属材料からなる第２導電領域（１）が設けられ、これによって、前記第２導電領域（１）が、前記半導体本体（１２）の表面で電気的に接続可能とされる半導体デバイス（１０）に関するものである。本発明によれば、前記第２導電領域（１）は、前記半導体本体（１２）の能動領域（Ａ）の場所で作られる。このような方法で、非常に低い埋込抵抗は、前記周囲のシリコンとは完全に異なる結晶特性を有する金属材料を用いて、前記半導体本体（１２）の能動領域（Ａ）の中で局所的に生成されることができる。これは、本発明に従う方法を用いることによって可能となる。そのような埋込低抵抗は、バイポーラトランジスタおよびＭＯＳトランジスタの双方にとって多くの利点を提案する。
（もっと読む）

エミッタ−ベース接合を形成する方法。前記方法は、ベース層（２６）を設けるステップと、一組の処理ガスからなるガスの流れを用いて、ベース層（２６）上にドープしたモノエミッタ層（２８）を成長させるステップとを含み、ガスの流れは、ガスの流れの最初の数秒間、処理ガスにゲルマニウム（Ge）源を添加することを含む。
（もっと読む）

本発明は、エミッター領域（１）と、ベース領域（２）と、第一、第二及び第三の接続導体を具えるコレクタ領域（３）とを有するバイポーラトランジスタを具える半導体本体（１１）及び基板（１１）を有する半導体デバイスであって、エミッター領域（１）は、スペーサ（４）を設けたメサ形のエミッター接続領域（１Ａ）と、それに隣接し多結晶シリコンからなる一の導電領域（２ＡＡ）をもつベース接続領域（２Ａ）とを具える。本発明に従うデバイス（１０）において、ベース接続領域（２Ａ）は、他の導電領域（２ＡＢ）を有し、多結晶シリコンからなる一の導電領域（２ＡＡ）とベース領域（２）との間に位置決めされ、多結晶シリコンからなる一の導電領域（２ＡＡ）の選択エッチングが可能な材料で構成される。このようなデバイス（１０）は、本発明に従う方法によって製造することが容易であり、そのバイポーラトランジスタは優れたＲＦ性質を具備する。
（もっと読む）

【課題】 オフセット電圧だけでなくニー電圧も十分に低減して、電力増幅器として用いた場合の動作効率を向上させることができる半導体装置を得る。
【解決手段】 ｎ型ＧａＡｓからなる第１のコレクタ層と、第１のコレクタ層上に形成され、１０^１８ｃｍ^―３以上の濃度にドーピングされたｎ型ＩｎＧａＰからなる第２のコレクタ層と、第２のコレクタ層上に形成されたｐ型ＧａＡｓからなるベース層と、ベース層上に形成されたｎ型ＩｎＧａＰからなるエミッタ層とを有する。 （もっと読む）

【課題】 耐圧を向上させることが可能な半導体装置を提供する。
【解決手段】 半導体装置１は、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）である。埋込導電層２３がベース引出層２１下のシリコン酸化層１１に、ベース層１５、エミッタ層１７及びｐ^＋型単結晶シリコン層１９を囲んで埋め込まれている。埋込導電層２３の底面２５がベース層１５の底面２７より下に位置している。 （もっと読む）

【課題】 ベース・コレクタ間容量及びベースコンタクト抵抗を共に減少させて、高周波特性等の特性の向上を図ることができる、ヘテロ接合型半導体装置及びその製造方法を提供すること。
【解決手段】少なくともコレクタ層３とベース層４とエミッタ層５とからなる積層体を有するヘテロ接合型バイポーラトランジスタ２４ａであって、エミッタキャップ層６、エミッタ層５及びコレクタ層３がアンダーカット形状をなし、各アンダーカット部に有機絶縁膜９Ａ、９Ｂが充填されていると共に、エミッタ電極７に対して自己整合的に形成されたベース層４の側面から上面の一部にかけてベース電極１２が全方向蒸着後のリフトオフによって形成されている、ヘテロ接合型バイポーラトランジスタ２４ａ。 （もっと読む）

【課題】近接する２つの素子間に高濃度不純物領域を配置し、フローティング電位またはＧＮＤ電位を印加することにより２つの素子間のアイソレーションを向上させる手法は、漏れた高周波信号のパワーが大きい場合に高濃度不純物領域の電位が変動してしまう。このため、結果として２つの素子間のアイソレーションが十分確保できなくなる問題があった。
【解決手段】近接する２つの素子間に伝導領域または金属層による分離素子を配置する。分離素子は高抵抗素子を接続し、直流端子パッドに接続する。また直流端子パッドから分離素子に至る接続経路は電位が高周波振動しない経路とする。これにより、少なくとも一方に高周波信号が伝搬する２つの素子の間に高周波ＧＮＤ電位を配置したこととなり、２つの素子間の高周波信号の漏れを防止できる。 （もっと読む）