【課題】ベース・エミッタをエピタキシャル成長により形成するバイポーラトランジスタにおいて、真性ベースを薄くして遮断周波数を向上すると同時に、厚い外部ベースを形成することでベース抵抗を低減する。
【解決手段】具体例を述べれば、ベース層をエピタキシャル成長した後に、低温アニールを行うことで、開口部周辺部分のシリコン・ゲルマニウム層に凸部ができるように変形させ、真性ベースのキャリア走行時間を増大させずにベース抵抗を低減する。 （もっと読む）

【課題】圧縮歪層と引張歪層とを利用して、ＩｎＰ系半導体デバイスを成長させるメタモルフィック基板の欠陥（例えば転位）の低減を可能にする。
【解決手段】ガリウムヒ素基板１００と、前記ガリウムヒ素基板１００上に形成されたバッファ層１０１と、前記バッファ層１０１上に、前記バッファ層１０１よりも面内方向の格子定数が小さい材料からなる引張歪層１０５ａと、前記バッファ層１０１よりも面内方向の格子定数大きい材料からなる圧縮歪層１０５ｂとを積層して形成された歪補償構造層１０５とを有することを特徴とする。 （もっと読む）

【課題】ＨＥＭＴの上にＨＢＴを成長させる際にＨＥＭＴの移動度が劣化しないトランジスタ素子を提供する。
【解決手段】ＧａＡｓ基板２上に高電子移動度トランジスタ（ＨＥＭＴ）３が形成され、該ＨＥＭＴ３上にヘテロバイポーラトランジスタ（ＨＢＴ）４が形成されたトランジスタ素子１において、上記ＨＥＭＴ３内にバリア層１０を有する。 （もっと読む）

【課題】レーザダイオード、トランジスタ、光検出器などの半導体構造に使用され、相分離を抑制または解消するとともに発光効率を向上させるIII族窒化物４元及び５元材料系並びに方法を提供する。
【解決手段】典型的な実施形態では、半導体構造は、ほぼ相分離なく形成された第１導電型のBAlGaN材料系を用いた４元材料層と、ほぼ相分離のないBAlGaN材料系を用いた４元材料活性層と、ほぼ相分離なく形成された逆導電型のBAlGaN材料系を用いた別の４元材料層を備えている。 （もっと読む）

【課題】電流リーク及び寄生抵抗が抑制され、安定した電流利得を実現する半導体装置を提供する。
【解決手段】ｎ型コレクタ層１０２上に、第一の半導体層１１０を成長させつつ、ｐ型多結晶シリコン膜１０６、シリコン窒化膜１０８を含む積層膜からなる庇部の下面に露出したｐ型多結晶シリコン膜１０６の下方に第一の多結晶半導体層１２０を成長させ、その後第一の多結晶半導体層１２０を選択的に除去する。さらに第二の半導体層１１２、１１４、第三の半導体層１１６を成長させつつ、庇部の下面に露出したｐ型多結晶シリコン膜１０６の下方に第二の多結晶半導体層１２２、１２４、第三の多結晶半導体層１２６を、シリコン窒化膜１０８に接触しないように選択的に成長させ、第三の半導体層と、第三の多結晶半導体層を接触させる。 （もっと読む）

【課題】極めて簡易に動作領域に負荷される応力を制御して、その移動度、さらには特性を制御しうる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板の上方であって、その動作領域を被覆するようにして、前記動作領域に対して引張応力を作用させるための引張応力層を形成し、さらに、前記半導体基板の上方であって、前記引張応力層の上方または下方に前記動作領域を被覆するようにして、前記動作領域に対して圧縮応力を作用させるための圧縮応力層を形成する。次いで、前記圧縮応力層及び前記引張応力層の少なくとも一方に隣接するようにして金属層を形成するとともに、加熱処理を施して、前記金属層中の金属元素を前記圧縮応力層及び前記引張応力層の少なくとも一方内に拡散させて、前記層内に独立して内在する金属領域を形成する。 （もっと読む）

【課題】オーミック電極と窒化物系半導体層とのオーミック特性が熱により劣化するのを抑制することが可能な窒化物系半導体素子を提供する。
【解決手段】この窒化物系半導体素子（窒化物系半導体レーザ素子）は、ｐ側オーミック電極６に、約１ｎｍの厚みを有するとともにｐ型コンタクト層５の主表面に接触して形成されるＳｉ層６ａと、Ｓｉ層６ａ上に形成される約２０ｎｍの厚みを有するＰｄ層６ｂとを含むとともに、ｎ側オーミック電極９に、約１ｎｍの厚みを有するとともにｎ型ＧａＮ基板１の下面に接触して形成されるＳｉ層９ａと、Ｓｉ層９ａの下面上に形成される約６ｎｍの厚みを有するＡｌ層９ｂと、Ａｌ層９ｂの下面上に形成される約３０ｎｍの厚みを有するＰｄ層９ｃとを含む。 （もっと読む）

【課題】ＩｎＰ基板に擬似格子整合もしくは格子整合させたデバイス層を形成し、そのデバイス層よりＩｎＰ基板を剥離して、ＩｎＰ基板の再利用を可能とする。
【解決手段】インジウムリン（ＩｎＰ）基板１１上に擬似格子整合もしくは格子整合する犠牲層１２を形成する工程と、前記犠牲層１２上にデバイス層１３を形成する工程と、前記犠牲層１２を除去することで前記ＩｎＰ基板１１と前記デバイス層１３とを分離する工程とを備えたことを特徴とする。 （もっと読む）

【課題】ベース・コンタクト（２１）が設けられたベース領域（１）と、ベース領域から少数キャリアを抽出するように構成されたエミッタ領域およびコレクタ領域（２、３）と、ベース・コンタクトを経由してベース領域内への少数キャリアの侵入を妨げるための排除構造とを有する縦型構造のバイポーラ・トランジスタを提供する。
【解決手段】ベース領域は、０．５ｅＶよりも大きいバンドギャップおよび１０^１７ｃｍ^−３よりも大きいドーピング・レベルを有する。ベースは、ベース・コンタクト（２１）からのキャリアの侵入を防止する排除用ヘテロ接合（４）を含むが、その代わりにベース領域は、「高−低」ドーピングホモ接合を備えている。当該構造は、マルチフィンガー・トランジスタにおいてさえも熱暴走に対して改善された抵抗を示す。このことは、高電力、高周波数トランジスタ、例えば、ヒ化ガリウムインジウム上のベース、に対して特に有用である。 （もっと読む）

【課題】エミッタ電極に対するコンタクト部を容易に形成しながら、エミッタ層の幅を小さくすることが可能な半導体装置を提供する。
【解決手段】このバイポーラトランジスタ（半導体装置）１００は、シリコン層７と、シリコン層７の表面に形成された不純物領域８と、不純物領域８上に形成されたポリシリコン層からなるエミッタ電極１０ａと、不純物領域８とエミッタ電極１０ａとの間に形成され、エミッタ電極１０ａの幅Ｗ３よりも小さい幅Ｗ２を有するＳｉＧｅ層９とを備えている。 （もっと読む）

【課題】良好なコンタクト特性を有するベース電極を再現性良く実現できるヘテロ接合バイポーラトランジスタとその製造方法を提供することにある。
【解決手段】
本発明のヘテロ接合バイポーラトランジスタは、半絶縁性ＩｎＰ基板１上に、Ｎ⁻型ＩｎＧａＡｓ／ＩｎＡｌＧａＡｓ／ＩｎＰコレクタ層３、Ｐ^＋型ＩｎＧａＡｓベース層４およびＮ型ＩｎＰエミッタ層５が順次積層されている。更に、Ｎ型ＩｎＰエミッタ層５はＩｎＰレッジ層構造７を備え、ベース電極１０は、内部ベース電極１２と外部ベース電極１３から構成されており、内部ベース電極１２は、コレクタメサ領域の外周部を自己整合的に規定しつつ、ＩｎＰレッジ層構造７と接触し、外部ベース電極１３の一部が、内部ベース電極１２上に形成され、かつ、外部ベース電極１３の残りの部分が、コレクタメサ領域外に形成された埋め込み層１４上に形成されている。 （もっと読む）

【課題】ＢＩＣＭＯＳ統合のために選択的エピタキシャル成長を用いる、隆起した外因性自己整合型ベースを有するバイポーラ・トランジスタを提供する。
【解決手段】隆起した外因性自己整合型ベースを有する高性能バイポーラ・トランジスタが、ＣＭＯＳデバイスを含むＢｉＣＭＯＳ構造と統合される。パッド層を形成して、先在するＣＭＯＳデバイスのソースおよびドレインに対して真性ベース層の高さを隆起させることにより、かつ選択的エピタキシを介して外因性ベースを形成することにより、表面の凹凸の影響は、外因性ベースのリソグラフィによるパターン形成時に最小になる。また、バイポーラ構造の製作の間に、化学機械研磨プロセスを使用しないことにより、プロセス統合の複雑さが軽減される。内側のスペーサまたは外側のスペーサが、エミッタからベースを分離するために形成されうる。パッド層、真性ベース層、および外因性ベース層は、一致した外側の側壁表面を有するメサ構造を形成する。 （もっと読む）

【課題】外部ベース層に起因する製造歩留まりの低下を抑制することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板１上にコレクタ層２を形成する。このコレクタ層２の表面にＬＯＣＯＳ膜からなる素子分離層３に周囲を囲まれた活性領域Ａ１を形成する。この素子分離層３は、平坦部３ｂと、この平坦部３ｂと活性領域Ａ１との間の傾斜部３ａとを有する。そして、素子分離層３の平坦部３ｂ上にシリコン酸化膜４と多結晶シリコン膜５とからなる保護膜９を形成する。この保護膜９は素子分離層３の平坦部３ｂ上に端部を有するように形成される。そして、その一部を外部ベース層として用いるＳｉＧｅ層６ａおよびシリコン膜７ａを活性領域Ａ１の表面上から保護膜９の上に跨って形成する。 （もっと読む）

【課題】エミッタ層の寸法幅を微細化し、半導体装置の高性能化を図る技術を提供する。
【解決手段】ｎ型のコレクタ層２の活性領域上にｐ型のＳｉＧｅ合金層６ａと断面凸状のｐ型のシリコン膜７ａとが形成され、シリコン膜７ａ内の上部にはエミッタ層として機能するｎ型のエミッタ拡散層１３が形成されている。エミッタ拡散層１３上にはエミッタ電極であるｎ型の多結晶シリコン膜８ａおよびシリコン窒化膜９ａが形成されている。多結晶シリコン膜８ａの側面およびシリコン膜７ａの表面に表面絶縁膜１０が設けられるとともに、多結晶シリコン膜８ａとシリコン膜７ａとの界面５０に沿って、多結晶シリコン膜８ａの外側から内側に向かって突出するシリコン酸化膜からなる突出部１０ａが設けられている。 （もっと読む）

【課題】バイポーラトランジスタの製造歩留まりを向上する。
【解決手段】半導体基板Ｓｕｂの主面上に、バイポーラトランジスタのコレクタを構成するコレクタ層ＣＬ、ベースを構成するベース層ＢＬおよびキャップＳｉ層ＢＣＬ、およびエミッタを構成するエミッタ層ＥＬが設けられている。このうち、ベース層ＢＬとしてＳｉＧｅ層を選択性エピタキシャル成長によって形成した後、キャップＳｉ層ＢＣＬとしてＳｉ層を非選択性エピタキシャル成長によって形成する。 （もっと読む）

【課題】ベース引き出し用電極とベース領域との接続抵抗を低抵抗化できる技術の提供。
【解決手段】半導体基板上に、第１導電型のコレクタ領域、第１絶縁膜、第２導電型を有するベース引き出し用電極、及び第２絶縁膜をこの順で設け、第２絶縁膜及びベース引き出し用電極の一部をエッチングして、第１絶縁膜の表面を露出させ、開口部の側壁に、成長防止用絶縁膜を形成する。露出した第１絶縁膜をエッチングして、前記コレクタ領域の表面を露出させる。露出したコレクタ領域上に、ベース領域を選択エピタキシャル成長により形成する。ベース領域形成工程の後、前記成長防止用絶縁膜を除去する。その後、開口部の側壁に、第２導電型の不純物が高濃度でドープされた低抵抗化用側壁を形成する。低抵抗化用側壁を被覆するように絶縁性の分離膜を形成し、エミッタ層を、開口部の底部でベース領域と接する様に、開口部に埋めこむエミッタ層形成工程と、を具備する。 （もっと読む）

【課題】コレクタエピタキシャル層を薄膜化した高速バイポーラトランジスタを搭載した集積回路中に所望の高耐圧Ｊ−ＦＥＴを混載可能とした半導体装置及びその製法を提供すること。
【解決手段】Ｐ型の単結晶Ｓｉ基体などの第１導電型の半導体基体２上にシリコン半導体層などの第２導電型の半導体層３を積層し、この半導体層３中にＡｓ（ヒ素）等の第２導電型の不純物によってソース領域12及びドレイン領域13を形成し、さらにこの半導体層３上に、シリコン・ゲルマニウム層によってＰ型の第１導電型不純物（例えば、ホウ素など）を有するゲート領域14を形成する。 （もっと読む）

【課題】エミッタ領域とコレクタ領域の間に存在する転位欠陥を実質上含まないＳｉＧｅバイポーラ・トランジスタを形成する方法を提供すること。
【解決手段】（ａ）少なくともバイポーラ・デバイス領域を含む構造を設けるステップであって、前記バイポーラ・デバイス領域が、半導体基板内に形成された第１の伝導タイプのコレクタ領域を少なくとも含むステップと、
（ｂ）前記コレクタ領域上にＳｉＧｅベース領域を堆積させるステップであって、堆積中に炭素を、前記コレクタ領域の全体および、前記ＳｉＧｅベース領域の全体にわたって連続的に成長させるステップと、
（ｃ）前記ＳｉＧｅベース領域上に、パターン形成されたエミッタ領域を形成するステップとを含む方法。 （もっと読む）

【課題】 単結晶ベース及びエミッタを有するヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）及びこれに関連する方法を提供すること。
【解決手段】 ヘテロ構造バイポーラ・トランジスタ（ＨＢＴ）及び関連する方法が開示される。一実施形態において、ＨＢＴは、基板と、基板の上の単結晶エミッタと、基板内のコレクタと、コレクタに隣接した少なくとも１つの分離領域と、各分離領域の上に延びる単結晶シリコン・ゲルマニウム（ＳｉＧｅ）真性ベースと、単結晶シリコン外部ベースとを含む、ヘテロ構造バイポーラ・トランジスタ（ＨＢＴ）を含む。方法は、真性ベース、外部ベース及びエミッタを単結晶として形成するステップを含むことができ、外部ベース（及びエミッタ）が、多孔質シリコン上での選択的なエピタキシャル成長を用いて、自己整合された方法で形成される。その結果、幾つかのマスク・レベルを省略することができ、これを通常の処理に代わる低価格の代替物とすることができる。 （もっと読む）

【課題】ホウ素ドープ多結晶シリコン膜によって構成されたベース引き出し電極を有するヘテロ接合バイポーラトランジスタ（ＨＢＴ）のベース抵抗を低減する。
【解決手段】ベース引き出し電極１３は、高濃度のホウ素がドープされたｐ型多結晶シリコン膜１３ａの上に中濃度のホウ素がドープされたｐ型多結晶シリコン膜１３ｂを積層した２層構造になっている。従って、ベース引出し電極１３と真性ベース層とが接触する繋ぎ部では、高濃度のホウ素がドープされたｐ型多結晶シリコン膜１３ａと真性ベース層とが接触した状態となるので、繋ぎ部の抵抗が低減される。また、ベース引出し電極１３の抵抗は、２層のｐ型多結晶シリコン膜１３ａ、１３ｂの並列抵抗となるので、ホウ素濃度が相対的に低いｐ型多結晶シリコン膜１３ｂの抵抗が支配的となる。 （もっと読む）