【課題】 熱伝導性が改善された、メタモルフィックバッファ層を有するヘテロ接合半導体装置及びその製造方法を提供すること。
【解決手段】 半絶縁性基板１の上にエピタキシャル成長法によって、メタモルフィックバッファ層２を形成し、その上にコレクタ層３、ベース層４、エミッタ層５、およびエミッタキャップ層６を順次積層し、コレクタ電極７をメタモルフィックバッファ層２の上部層２ｃに接して設ける。メタモルフィックバッファ層２には、結晶成長中における不純物ドープ法によって、従来のサブコレクタ層と同等またはそれ以上の不純物を導入し、メタモルフィックバッファ層２がコレクタ電流をコレクタ電極７へ導く役割を果たすことができるようにする。熱抵抗の大きい三元混晶などで形成されることの多いサブコレクタ層を省略できるので、半導体装置内で発生した熱を速やかに基板１へ放熱することができる。 （もっと読む）

ｐ型不純物がドープされ且つ十分な導電性を有するｐ型シリコン基板１を用意する。基板１の上にｎ型ＡｌＩｎＧａＮから成るバッファ領域３、ｎ型ＧａＮから成るｎ型窒化物半導体層１３、活性層１４、及びｐ型ＧａＮから成るｐ型窒化物半導体層１５を順次にエピタキシャル成長させる。ｐ型シリコン基板１にバッファ領域３のＧａ等の３族元素Ｇａが拡散し、低抵抗のｐ型拡散領域１ａが生じる。また、ｐ型シリコン基板１とｎ型ＡｌＧａＩｎＮから成るｎ型バッファ領域３とのヘトロ接合部分にｐ型シリコン基板１のキャリアの輸送を助ける界面準位が生じる。この界面準位によってシリコン基板１のキャリアのｎ型バッファ領域３への輸送効率が高められ、発光ダイオードの駆動電圧が低くなる。
（もっと読む）

【課題】高周波増幅回路に悪影響を与えること無く、バイポーラトランジスタの熱暴走を防止することが可能なバイポーラトランジスタおよび高周波増幅回路の提供を目的とする。
【解決手段】直流バイアスが供給される直流バイアス（ＤＣ）端子３と、ＤＣ端子３に接続されたＤＣ用ベース電極６と、高周波信号が供給される高周波電力（ＲＦ）端子４と、ＲＦ端子４に接続されたＲＦ用ベース電極７と、ＤＣ用ベース電極６とＲＦ用ベース電極７とに接続されているベース層８とを有する。 （もっと読む）

【課題】ＢｉＣＭＯＳなどの半導体装置に搭載される用途の異なる各素子の性能を両立させることができる高性能な半導体装置及びその製造方法を提供する。
【解決手段】 Ｐ型Ｓｉ基板上のＰＮ接合バラクタの形成領域に高濃度のリンイオンを注入し、カーボンを注入した後、Ｓｉ基板上に低濃度のＮ型Ｓｉ層を形成する。Ｎ型Ｓｉ層は約１０００〜１２００℃でエピタキシャル成長させるため、埋め込み型不純物層中の不純物がＮ型Ｓｉ層側にせり上がってくるが、表面にカーボンが導入されているバラクタ形成領域は埋め込み不純物層からの不純物拡散が抑制され、リンのせり上がりを抑制できる。 （もっと読む）

【課題】 新たな回路を追加することなく、製造価格の増大を抑え、電力損失を発生させることなく、かつ、大振幅動作における印加電圧の歪みを抑制することができる信号歪み抑制装置を提供すること。
【解決手段】 パワーアンプ１０８に含まれる本発明の信号歪み抑制装置は、ｐ-型半導体基板（ｐ型半導体）２０５とｎ+型サブコレクタ領域（ｎ型半導体）２０４から形成されるｐｎ接合間に逆方向のバイアス電圧及び交流信号を重畳して動作させる信号歪み抑制装置であって、前記バイアス電圧のみの印加時における前記ｐｎ接合の前記ｐ-型半導体基板（ｐ型半導体）２０５及び前記ｎ+型サブコレクタ領域（ｎ型半導体）２０４の空乏層端の少なくとも一方の近傍に不純物濃度が当該近傍の周辺部と比較して同一伝導型でかつ高濃度である高不純物濃度領域を具備する。
（もっと読む）

【課題】 キャリア注入（移動）効率が良く、耐圧と高速性を両立させたＨＢＴを安価にかつ再現性良く提供すること。
【解決手段】 Ａｌ、Ｇａ、Ｉｎ、Ａｓ、Ｐ及びＳｂからなる群より選ばれた元素からなるIII−Ｖ族化合物半導体材料が、ＧａＡｓ基板１上にメタモルフィック成長して少なくともエミッタ層６、ベース層５及びコレクタ層４を形成してなるヘテロ接合バイポーラトランジスタにおいて、
ベース層５がＧａＡｓ_1-xＳｂ_xからなり
（但し、ｘは、前記ＧａＡｓ基板に格子整合する組成（ｘ＝０）とＩｎＰ基板に格 子整合する組成（ｘ＝０．５２）を含まない０＜ｘ＜０．５２である。）、
エミッタ層６及び前記コレクタ層４がそれぞれ、（ＡｌＧａ）_1-yＩｎ_yＰからなる
（但し、０．５＜ｙ＜１である。）
ことを特徴とするヘテロ接合バイポーラトランジスタ（ＨＢＴ）１０。 （もっと読む）

本発明は、標準的な浅いトレンチ分離作製方法を適用してバイポーラートランジスターを作製するための方法を提供するものであり、第一トレンチ（５，５０）の中に縦型バイポーラートランジスター（２９）又は横型バイポーラートランジスター（４９）と、第二トレンチ（７，７０）の中に浅いトレンチ分離領域（２７，２７０）を同時に形成する。更に本作製方法は、第一トレンチ（５，５０）の中に縦型バイポーラートランジスター（２７）、第三トレンチの中に横型バイポーラートランジスター（４９）、及び第二トレンチ（７，７０）の中に浅いトレンチ分離領域（２７，２７０）を同時に形成することもある。
（もっと読む）

【課題】利得のコレクタ電圧依存性を低減できるヘテロ接合バイポーラトランジスタおよびそれを備える増幅器を提供する。
【解決手段】Ｎ＋型コレクタコンタクト層６上には、Ｎ型コレクタ層１０が部分的に形成されている。Ｎ型コレクタ層１０は、Ｎ＋型コレクタコンタクト層６上に部分的に形成された比較的に空乏化しにくいＮ型コレクタ層５と、Ｎ型コレクタ層５上に全面的に形成された比較的に空乏化しやすいＮ型コレクタ層４とからなる。Ｎ型コレクタ層４上には、高濃度のＰ型不純物を含むＰ＋型ベース層３が全面的に形成されている。 （もっと読む）

本発明は、低減したコレクタ直列抵抗及び低減したコレクタと基板間の静電容量のために、改良された性能を有するバイポーラトランジスタを提供するものである。該バイポーラトランジスタは、リソグラフィ技術で達成し得ない寸法に大きさを低減することができる突起部（５）を含む。突起部（５）は、コレクタ領域（２１）及びベース領域（２２）を備え、該コレクタ領域（２１）は、第一コレクタ接続領域（３）の第一部分を覆い且つ電気的に接続する。第二コレクタ接続領域（１３）は、第一コレクタ接続領域（３）の第二部分を覆い、突起部（５）の側壁を覆う絶縁層（１０，１１）により突起部（５）から分離される。ベース領域（２２）との接触は、突起部（５）に隣接して、絶縁層（１４）で第二コレクタ接続領域（１３）から分離されるベース接続領域（１５）により提供される。コレクタコンタクト（３１）とベースコンタクト（３２）が、第二コレクタ接続領域（１３）の露出部分上と、除去されない一部のベース接続領域（１５）上に同時に形成される。
（もっと読む）

【課題】半導体基板とサブコレクタ層の間のＰＮ接合容量を低減して高速動作性を有するヘテロ接合バイポーラトランジスタ及びその製造方法を提供する。
【解決手段】バイポーラトランジスタは、Ｐ型半導体基板の上部に形成されたＮ型サブコレクタ層と、半導体基板とサブコレクタ層の間に形成されたＮ型ディープウェル層と、サブコレクタ層の上に形成されたＮ型コレクタ層と、コレクタ層の上に形成されたＰ型ベース層と、ベース層の上に形成されたＮ型多結晶半導体膜からなるエミッタ電極とを備え、ディープウェル層の不純物ピーク濃度はサブコレクタ層の不純物ピーク濃度よりも小さく、ディープウェル層の不純物プロファイルとサブコレクタ層の不純物プロファイルとが交わる領域では、該不純物プロファイルの凹み部又は平坦部を有している。 （もっと読む）

【課題】 ヘテロ接合バイポーラトランジスタにおいて、信頼性が高く、低コストのトランジスタを提供する。
【解決手段】 基板と、前記基板上に形成された第１導電型のコレクタ領域と、前記コレクタ領域上に形成された第２導電型のベース領域と、前記ベース領域上に形成された第１導電型のエミッタ領域と、を有するヘテロ接合バイポーラトランジスタであって、前記エミッタ領域が、Ｉｎ_ｘ（Ｇａ_ｙＡｌ_１−ｙ）_１−ｘＡｓ（０≦ｘ≦１、０≦ｙ≦１）からなるアンドープ層と、前記アンドープ層の表面の一部にメサ状に形成され前記アンドープ層と格子整合する材料からなり前記アンドープ層よりも第１導電型不純物濃度が高い第１導電型のメサ構造部と、を有し、前記メサ構造部の側面と、前記アンドープ層の前記表面のうちの前記メサ構造部を囲む領域と、が金属保護層により覆われ、前記金属保護層が、前記アンドープ層とショットキー接合を形成し、真空蒸着により形成可能な材料からなることを特徴とするヘテロ接合バイポーラトランジスタを提供する。 （もっと読む）

【課題】 段差部を被覆するベース層に起因する配線性能の劣化を抑制する。
【解決手段】 Ｓｉ基板１上に素子分離膜３に周囲を囲まれた活性領域２ａを含むコレクタ層２を形成する。素子分離領域３の上には活性領域２ａを含む側の所定の領域に開口部を有する保護膜４を設ける。活性領域２ａ上にはＳｉＧｅ合金層６を形成し、この上にはＳｉ膜７およびｎ型拡散層１３を形成する。ｎ型拡散層１３の上に、多結晶Ｓｉ膜８ａおよびシリサイド膜１４ａを形成する。ＳｉＧｅ合金層４のうち内部ベース層として働く領域の外側に外部ベース層としてｐ＋拡散層１０ａを形成する。このｐ＋拡散層１０ａは素子分離領域３上の保護膜４を被覆するように設けられ、これにより生じた段差部４ａ’にはスペーサ状の側壁膜ｎ＋拡散層１０ｂが設けられる。このｐ＋拡散層１０ａおよびｎ＋拡散層１０ｂの表面には外部ベース層の低抵抗層用のシリサイド膜１４ｂ，ｃ，ｄが形成される。 （もっと読む）

【課題】 ＨＢＴのベースが直接制御端子に接続するスイッチ回路装置では、制御端子から、ＨＢＴの駆動に必要なベース電流を供給する必要がある。しかし、この回路構造ではＨＢＴの電流増幅率ｈ_ＦＥが限られているため、必要なベース電流を制御端子から十分に得られない問題があった。
【解決手段】スイッチング素子を構成するＨＢＴのベースにソースが接続する駆動ＦＥＴを設け、駆動ＦＥＴのドレインを電源端子に接続し、ゲートを制御端子に接続する。制御信号により駆動ＦＥＴが導通し、電源端子から供給される電流によってＨＢＴが動作する。従って一般的な制御用ＬＳＩからの制御信号を利用できる。またＨＢＴの各単位ＨＢＴに駆動ＦＥＴの各単位ＦＥＴを対応させることによりＨＢＴの２次降伏による破壊を防止できる。 （もっと読む）

【課題】 ＨＢＴでスイッチング素子を構成したスイッチ回路装置では、大きなベース電流を必要とするため、各ＲＦ端子を高周波信号の分離素子３０を介してＤＣバイアスポイントに接続すると、ＨＢＴに十分なバイアスを印加できず、ＨＢＴを十分動作させることができない。
【解決手段】 複数の単位ＨＢＴを並列接続して集合素子を構成し、１つの集合素子の共通エミッタおよび共通コレクタ毎に１つの分離素子を介して１つのバイアスポイントに接続し、バイアス電位を印加する。単位ＨＢＴをグループ分けすることによりベース電流を分散できるため、分離素子に流れるベース電流が小さくなり電圧ドロップが小さくなる。従って、単位ＨＢＴに十分なバイアスが印加でき、動作させることができる。 （もっと読む）

【課題】 ＨＢＴは、ベース−エミッタ間電流が正の温度係数を持つため、コレクタ電流も正の温度係数を持つ。従って、ベース電流を増加させて電流密度の向上を図ると、複数並列接続されたＨＢＴの単位素子のうち、１つの単位素子に電流が集中して二次降伏を起し、破壊に至りやすくなる。
【解決手段】 ＨＢＴとＦＥＴを分離領域を介して隣接して配置し、ＨＢＴのベース電極にＭＥＳＦＥＴのソース電極を接続した単位素子を複数接続して能動素子を構成する。単位素子を並列に複数接続した能動素子において、単位素子毎に動作電流が不均一となっても、コレクタ電流が負の温度係数を持つため１つの単位素子に電流が集中することはなく二次降伏による破壊は発生しない （もっと読む）

【課題】 ＨＢＴは、ＨＥＭＴより低オン抵抗を得ることができる。しかし各単位素子において動作上の微小なアンバランスから二次降伏による破壊を起こすため、信頼性が低い問題があった。
【解決手段】 単位ＨＢＴのベース電極に、ベース層に連続した抵抗層により形成されたバラスト抵抗を接続する。そしてＨＢＴとバラスト抵抗が接続された単位素子を複数並列接続し、スイッチング素子を構成する。これにより各単位素子において単位ＨＢＴの発熱が直接バラスト抵抗に伝わる。抵抗は負の温度係数を持つため、単位ＨＢＴが発熱するとそれに接続するバラスト抵抗の抵抗値が大きくなりバラストとしての機能が増す。従って、ＨＢＴによるスイッチ回路装置において二次降伏による破壊を回避し、信頼性を大幅に向上させることができる。 （もっと読む）

【課題】 ＨＢＴは、ＨＥＭＴより低オン抵抗を得ることができる。しかし各単位素子において動作上の微小なアンバランスから二次降伏による破壊を起こすため、信頼性が低い問題があった。
【解決手段】 単位ＨＢＴのベースにバラスト抵抗を接続した単位素子を複数並列接続し、スイッチング素子を構成する。これによりある単位素子において温度上昇によりベース電流、コレクタ電流が増加する正帰還が発生し始めても、増加したベース電流はバラスト抵抗両端の電圧ドロップを増加させ、結果としてベース電流が減少し、コレクタ電流も減少する。従って、ＨＢＴによるスイッチ回路装置において二次降伏による破壊を回避し、信頼性を大幅に向上させることができる。 （もっと読む）

【課題】低ベース抵抗、低容量であり、また寄生的な損失が低減されているバイポーラトランジスタの殊に簡単かつ廉価な製造方法を提供する。
【解決手段】基板の表面領域をドープし、第１のドーピング部を有するアクティブなエミッタ領域を形成し、少なくとも１つのキャビティを基板内に形成し、少なくとも１つのキャビティの表面に誘電性絶縁層を被着し、第２のドーピング部を有する関連するベース領域を、少なくとも１つのキャビティ内に形成して、誘電性絶縁層により基板から電気的に絶縁されているベース端子領域を設け、かつベース領域を、形成されているアクティブなエミッタ領域上に少なくとも部分的に形成して、基板と電気的に接続されているベース区域を設け、第３のドーピング部を有するコレクタ領域を、形成されたベース区域上に形成して、形成されたベース区域と電気的に接続されているコレクタを設ける。 （もっと読む）

【課題】 ＨＢＴは、ベース−エミッタ間電流が正の温度係数を持つため、コレクタ電流も正の温度係数を持つ。従って、ベース電流を増加させて電流密度の向上を図ると、複数並列接続されたＨＢＴの単位素子のうち、１つの単位素子に電流が集中して二次降伏を起し、破壊に至りやすくなる。
【解決手段】 ＨＢＴとＦＥＴを分離領域を介して隣接して配置し、ＨＢＴのベース電極にＭＥＳＦＥＴのソース電極を接続した単位素子を複数接続してスイッチ回路装置を構成する。単位素子を並列に複数接続したスイッチ回路装置において、単位素子毎に動作電流が不均一となっても、１つの単位素子に電流が集中することはなく二次降伏による破壊は発生しない （もっと読む）

【課題】 高性能な半導体装置を提供する。
【解決手段】 シリコン基板１上に素子分離膜３に周囲を囲まれた活性領域２ａを設ける。活性領域２ａの上に、ベース層として機能するＳｉＧｅ合金層４およびエミッタ層として機能するｎ型拡散層５を設ける。ＳｉＧｅ合金層４およびｎ型拡散層５は、シリコン酸化膜からなる側壁膜６で囲われる。ｎ型拡散層５の上の多結晶シリコン膜７およびシリサイド膜８は、ｎ型拡散層５、側壁膜６、及び素子分離膜３にまたがって設けられる。尚、多結晶シリコン膜７の下に位置する側壁膜６は、活性領域２ａと素子分離膜３との境界５０にまたがって設けられる。そして層間絶縁膜１０を設けて平坦化した後、素子分離膜３の上のシリサイド膜８に接続するように、エミッタ層（ｎ型拡散層５）につながるエミッタ引き出し電極２１を形成する。ここで、エミッタ引き出し電極２１は、一方の素子分離膜３の上から活性領域２ａの上を通って反対側の素子分離膜３の上にまで連続して設けられた多結晶シリコン膜７の両側に配置されている。 （もっと読む）