【課題】開口部を有する第１の絶縁層を設けた半導体基板の上面に、ベース層を非選択エピタキシャル成長により形成したバイポーラトランジスタにおいて、より精度よくエミッタ領域を形成したバイポーラトランジスタ、及びこのバイポーラトランジスタを備えた半導体装置、並びにその製造方法を提供する。
【解決手段】ベース層の上面に第２の絶縁層を積層し、その後、この第２の絶縁層をエッチングすることにより開口部内にサイドウォールを形成しながらベース層を露出させてベース−エミッタ接合面を自己整合的に形成する。第１の絶縁層は、下側絶縁膜と、ベース層と導通可能な半導体膜と、上側絶縁膜とを積層して形成する。第２の絶縁層のエッチングは２段階で行い、第１段階のエッチングで第１の絶縁層上のベース層を露出させ、このベース層をエッチングによって除去した後に第２段階のエッチングを行ってベース−エミッタ接合面を形成する。 （もっと読む）

【課題】様々な選択された光出力を得るための好ましい信号処理が可能で、光波混合変調レーザトランジスタ及びその技術を含むヘテロ接合バイポーラトランジスタ及びその技術を作り出すことである。
【解決手段】光出力を作り出す方法は、以下の工程、つまり第１及び第２の電気信号を提供する；コレクタ領域、ベース領域、及びエミッタ領域を含むバイポーラ発光トランジスタ素子を提供する；コレクタ領域に結合されるコレクタ電極及びエミッタ領域に結合されるエミッタ電極を提供し、及び電位をコレクタ電極及びエミッタ電極に対して結合する；ベース領域との光通信における光結合器を提供する；ベース領域に結合される第１及び第２のベース電極を提供する；及び第１及び第２の電気信号をそれぞれ第１及び第２の電極に結合して、ベース領域から放出され及び光結合器に結合される光出力を作り出すという工程を含み、その光出力は、第１及び第２の電気信号の関数である。また、改良されたｐｎｐトランジスタレーザと出力レーザパルスを作り出す誘導放出モードと自然放出モード間を交互に切り替える技術も開示されている。 （もっと読む）

【課題】 ｐ型伝導層をＣ添加のＩｎＧａＡｓを主成分とする化合物半導体層で構成したエピタキシャル結晶であって、ｐ型伝導層の結晶性及びｐｎ接合の急峻性に優れ、ＨＢＴ等の電子デバイス用基体として有用なエピタキシャル結晶を提供する。
【解決手段】 化合物半導体基板上に、ｐ型不純物として炭素が添加されたＩｎＧａＡｓを主成分とするｐ型伝導層を含む複数のエピタキシャル層が積層された化合物半導体エピタキシャル結晶において、前記ｐ型伝導層がアンチモンを０．５〜１０モル％含有するようにした。 （もっと読む）

【課題】 エミッタ層の寸法幅を微細化し、高性能な半導体装置を提供する。
【解決手段】 シリコン基板１上にコレクタ層として用いるエピタキシャル層２を設ける。エピタキシャル層２上にはＳｉＧｅ合金層４を設け、ＳｉＧｅ合金層４上にはシリコン膜５およびｎ型拡散層（エミッタ層）６を設ける。このｎ型拡散層６は断面凸状のシリコン膜５の一部にｎ型不純物を拡散させて形成したものである。またｎ型拡散層６の上には、多結晶シリコン膜７ａおよびシリサイド膜８ａを設ける。さらにｎ型拡散層６および多結晶シリコン膜７ａは、シリコン窒化膜１２ａとシリコン酸化膜１３ａの積層膜からなる側壁膜９で囲われる。ここで、シリコ窒化膜１２ａは、シリコン酸化膜１３ａと、シリコン膜５、ｎ型拡散層６、及び多結晶シリコン膜７ａとの間に位置する。 （もっと読む）

バイポーラトランジスタ１２０は、基板１と、前記基板１の上に形成され、シリコンからなるシリコンバッファ層１０９と、前記シリコンバッファ層１０９の上に形成され、シリコンと少なくともゲルマニウムを含み、前記シリコンに対する前記ゲルマニウムの成分の組成比が厚み方向に変化する組成比傾斜ベース層１１１と、を有する真性ベース領域１１と、前記基板１の上に前記シリコンバッファ層１０９と並んで形成され、シリコンからなる外部ベース形成層１１３を有する外部ベース領域１２と、を備え、前記外部ベース形成層１１３の厚みが、４０ｎｍ以上である。
（もっと読む）

【課題】遮断周波数を向上すべくコレクタ層を高濃度化した場合にも、それに付随した寄生容量の増大を好適に抑制することのできる半導体装置を提供する。
【解決手段】ｐ型シリコン基板１に設けられた素子分離膜３に囲繞されたｎ型不純物を含む活性領域２ａをコレクタ層とし、その活性領域２ａを含むｐ型シリコン基板１の上面に設けられたＳｉＧｅ合金層４の上にエミッタ層として機能するｎ型拡散層５を形成する。またＳｉＧｅ合金層４のうちでエミッタ層の直下に位置する第１合金層４ａをベース層とするとともに、それに隣接する部分を外部ベース層として機能するｐ^＋拡散層１０とする。更に活性領域２ａの表面にそのベース層の直下の部分を囲繞するようにｎ型不純物の添加された不純物領域２０を形成する。 （もっと読む）

【課題】 テラヘルツ帯の分光ならびに透視装置を小型・低コストで実現する上で、これに用いられる発振器を小型・低コスト化することが最重要課題であった。
【解決手段】 発振器の能動素子に金属ベーストランジスタを採用し、その最大発振周波数を数ＴＨｚにまで向上するために、電子の飽和速度の高いＩｎＮ或いはＩｎＮを主成分とする材料をコレクタに用いた。特性を再現性よく得るために、コレクタとベースの界面にＩｎＧａＮを挿入することが有用である。本発明の金属ベーストランジスタを用いてテラヘルツ帯の発振を可能とする発振器を構成することが可能である。又、この発振器を信号源あるいは局所発振器の少なくとも一つに適用した分光装置を提供する。 （もっと読む）

【課題】 スペクトル拡散方式やマルチキャリア方式といった広帯域デジタル変調方式のように線形増幅が必要とされる電力増幅器にＳｉＧｅ ＨＢＴを使用した場合、ＳｉＧｅ ＨＢＴによる増幅歪みを抑制して消費電力を低減できる技術を提供する。
【解決手段】 デジタル携帯電話機の電力増幅器に用いられるＳｉＧｅ ＨＢＴにおいて、シリコン−ゲルマニウム層のホウ素（Ｂ）を導入してベース領域を形成する。また、シリコン−ゲルマニウム層上にシリコンキャップ層を形成し、このシリコンキャップ層にリン（Ｐ）あるいは砒素（Ａｓ）を導入してエミッタ領域を形成する。そして、ベース領域とエミッタ領域との接合領域近傍において、ｐ型不純物とｎ型不純物のそれぞれの濃度を５×１０^１７／ｃｍ^３以下にする。 （もっと読む）

【課題】キャリア移動度に優れたＩｎＧａＡｓをベース層等に用いることで高速動作を維持しつつも、電流利得が大きく、しかも基板の大口径化が達成可能なＤ−ＨＢＴ構造の半導体装置を提供する。
【解決手段】Ｉｎ組成が５３％よりも小さい組成を持つＩｎＧａＡｓからなるベース層６と、ベース層６と格子定数が等しくなるようなＩｎ組成を有するＩｎＧａＰからなりベース層６を狭持する状態で設けられたエミッタ層８およびコレクタ層４とを備えたことを特徴としている。 （もっと読む）

【課題】エミッタ、ベース、コレクタ電極を同一にすることで大幅な工程削減と微細化を実現するとともに、ヘテロ接合型バイポーラトランジスタ特性の安定化を実現した半導体装置を提供する。
【解決手段】エミッタ構造、ベース構造、コレクタ構造の１Ｅ１９／ｃｍ^３以上のｎ++ＩnＧaＡs層１０４，４０８、ｐ+ＧaＡs層３０２のノンアロイ層を配することで各電極構造を同一構造化することが可能となり、また各電極構造の各半導体層のキャリアの高濃度と低濃度もしくは混晶比の連続性を持たせることによりヘテロ接合型バイポーラトランジスタ特性の安定化が図れる。 （もっと読む）

この発明は、基板（１１）とシリコンの半導体本体（１２）とを有し、エミッタ領域（１）とベース領域（２）とコレクタ領域（３）とを有するヘテロ接合バイポーラ、特に、ｎｐｎトランジスタを備え、エミッタ領域（１）、ベース領域（２）、コレクタ領域（３）には各々第一、第二、第三の接続導体（４，５，６）が設けられ、ベース領域（２）に、例えば、純シリコンの代わりにシリコン−ゲルマニウム混合結晶を用いることにより、ベース領域（２）はコレクタ領域（３）又はエミッタ領域（１）よりバンドキャップが小さくなる半導体装置に関する。このような装置は非常に速度が速く、しかし、そのトランジスタは比較的低いＢＶ_ｅｅｏを示すという特徴がある。この発明の装置（１０）では、エミッタ領域（１）に埋め込まれた第二の導電型のさらなる半導体領域によりエミッタ領域（１）のドーピングの流れが局所的に低減される。このようにして、一方では、低インピーダンスのエミッタコンタクトが確実になり、他方で、局部的にＧｕｍｍｅｌ数が増加し、これは、その増加に通常関わる欠点が無く増加する。このようにして、ｎｐｎトランジスタのホール電流が大きくなる、それにより利得が小さくなる。Ｓｉ−Ｇｅトランジスタは利得が比較的高いでＢＶＣｅＯｆが低くなるが、この発明では、以上のようにして、これが避けられる。好ましくは、上記さらなる半導体領域（２０）がエミッタ領域（１）内に凹所として設けられ、エミッタ領域（１）が、好ましくは、ベース領域と境界を成すより低くドープされた部分を備え、これはさらなる半導体領域（２０）の下部に位置する。この発明は、さらに、この発明の半導体装置を製造する方法を備える。
（もっと読む）

【課題】 積層方向における電極位置の高低差を緩和或いは解消し易く、製造工程の増加や生産性の低下を抑え易く、電気的特性の悪化を招かない構造を有するヘテロ接合半導体装置及びその製造方法を提供すること。
【解決手段】 サブコレクタ層、コレクタ層、ベース層及びエミッタ層が、この順に基板上に積層されてなるＨＢＴにおいて、
ベース層１４と同レベル位置のベース層構成材料層１４ａ上、コレクタ層１３と同レ ベル位置のコレクタ層構成材料層１３ａ上、コレクタ層１３の途中レベル位置のコレク タ層構成材料層１３ａ上、又は、エミッタ層１５又はエミッタキャップ層１６と同レベ ル位置のエミッタ層構成材料層１５ａ上又はエミッタキャップ層構成材料層１６ａ上に コレクタ電極７が形成され、
このコレクタ電極７とサブコレクタ層１２とが、オーミックアロイ法によって形成さ れた導電領域２１を介して電気的に接続されていること
を特徴とする、ＨＢＴ１０ａ。 （もっと読む）

本発明は、標準ＣＭＯＳのＳＴＩ領域の溝（４、４４）に集積化される低減したコレクタ直列抵抗を有するバイポーラトランジスタを提供する。このバイポーラトランジスタは、一の製造工程で製造されるコレクタ領域（６、３４）を含み、これにより、低減したコレクタ直列抵抗を有する比較的短い導電経路を有し、前記バイポーラトランジスタの高周波性能を改良する。前記バイポーラトランジスタは、前記溝（４、４４）の底部上にある前記コレクタ領域（６、３４）の選択された部分上の第一部分を有するベース領域（８、２２、３８）と、前記ベース領域（８、２２、３８）の第一部分の選択された部分上のエミッタ領域（１０、２４、３９）とをさらに含む。ベースコンタクト（１１、２６、５１）は、ＳＴＩ領域（２、４２）上にある前記ベース領域（８、２２、３８）の第二部分上のベース領域（８、２２、３８）に電気的に接触する。前記コレクタ領域（６、３４）は、突起（５、４５）の上でコレクタコンタクト（１３、２５、５０）と電気的に接触する。 （もっと読む）

【課題】 膜厚が非常に薄く、かつキャリア濃度の高いベース領域を有する構造を、従来とは異なる２次元キャリアガス層にて達成したヘテロ接合半導体装置を提供することにある。
【解決手段】 第一導電型のエミッタ、第二導電型のベース、第一導電型のコレクタの３つの領域２１、３３、２４を有するヘテロ接合半導体装置において、前記第二導電型のベース領域３３の平面内に、微小領域から成る貫通孔２２ｃを面内一様に形成し、この貫通孔２２ｃ内に、バンドギャップの小さい半導体を埋め込んで、量子構造ライクな特性を示す領域を形成し、この量子構造ライクな領域２２に２次元電子ガス若しくは２次元ホールガスを形成する構造とする。 （もっと読む）

本発明に係る半導体素子は、基板（１０１）と、基板（１０１）上に形成され、ＩＩＩ−Ｖ族ｎ型化合物半導体からなるエミッタ層（１０２）、ベース層（１０５）、及びコレクタ層（１０７）がこの順で積層されている半導体積層構造と、エミッタ層（１０２）とベース層（１０５）との間に配置される量子ドット障壁層（１０３）とを備え、量子ドット障壁層（１０３）は、複数の量子ドット（１０３ｃ）と、量子ドット（１０３ｃ）をエミッタ層側及びベース層側からそれぞれ挟む第１及び第２の障壁層（１０３ａ，１０３ｄ）とを備え、各量子ドット（１０３ｃ）は、ベース層（１０５）側に向けて凸である凸部を有しており、第２の障壁層（１０３ｄ）におけるベース層（１０５）側の界面（ｄ_１）と、ベース層（１０５）におけるコレクタ層側及びエミッタ層側の界面（ｄ_２，ｄ_３）とは、量子ドット（１０３ｃ）の凸部に対応してコレクタ層（１０７）側に凸となるように湾曲する湾曲部（ｄ_１２，ｄ_２２，ｄ_２３）を有している。
（もっと読む）

【課題】 本願発明は、コレクタトップ型ＨＢＴにおいて、外部ベース直下のエミッタ層の狭窄化とベース・エミッタ接合容量の低減化を微量なサイドエッチ量で実現し、エミッタトップ型ＨＢＴにおいては、ベース・コレクタ接合容量の低減化を実現することの出来るＨＢＴを提供することにある。
【解決手段】 コレクタトップ型ＨＢＴの場合、コレクタ側壁周辺の窓構造を利用して外部ベース層直下エミッタ層あるいはエミッタコンタクト層のエッチングを行い、エミッタトップ型のＨＢＴの場合、エミッタ側壁周辺の窓構造を利用して外部ベース直下コレクタ層あるいはコレクタコンタクト層のエッチングを行なう。両ＨＢＴ共に、外部ベース層は柱構造で支持され機械的強度が確保されている。 （もっと読む）

【課題】埋め込み高濃度Ｎ型半導体層を用いて素子を接続するとき、基板との寄生容量増加、メタル配線よりも高抵抗という課題があった。
【解決手段】埋め込み高濃度Ｎ型半導体層よりも深い位置に低濃度Ｎ型半導体層を形成することにより、高濃度Ｎ型半導体層の代わりに低濃度Ｎ型半導体層がＰ型半導体基板とＰＮ接合を形成し寄生容量となるため、寄生容量を低減することができ、高濃度Ｎ型半導体層と低濃度Ｎ型半導体層の２層でＮ型抵抗層を形成し、高濃度Ｎ型半導体層よりも厚い低濃度Ｎ型半導体層を抵抗層として使用できるのでＮ型半導体層の寄生抵抗を低減することができる。 （もっと読む）

【課題】 半導体装置の熱抵抗を低減すること、および小型化できる技術を提供する。
【解決手段】 複数の単位トランジスタＱを有する半導体装置であって、半導体装置は、単位トランジスタＱを第１の個数（７個）有するトランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆと、単位トランジスタＱを第２の個数（４個）有するトランジスタ形成領域３ｃ、３ｄとを有し、トランジスタ形成領域３ｃ、３ｄは、トランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆの間に配置され、第１の個数は、第２の個数よりも多い。 （もっと読む）

本発明のバリスティック半導体素子は、ｎ型のエミッタ層（１０２）と、ｎ型のＩｎＧａＮで構成されたベース層（３０５）と、ｎ型のコレクタ層（３０７）と、前記エミッタ層（１０２）及び前記ベース層（３０５）の間に挟まれ、前記ベース層（３０５）のバンドギャップより大きいバンドギャップを有するエミッタ障壁層（１０３）、前記ベース層（３０５）及び前記コレクタ層（３０７）の間に挟まれ、前記ベース層（３０５）のバンドギャップより大きいバンドギャップを有するコレクタ障壁層（３０６）とを備え、１０ＧＨｚ以上で動作する。
（もっと読む）

【課題】ヘテロ接合型バイポーラトランジスタの歪み特性（IIP2、IIP3）を向上させることを目的とする。
【解決手段】第１導電型半導体からなるエミッタ領域およびコレクタ領域と第２導電型半導体からなるベース領域を有するバイポーラトランジスタにおいて、ＳｉＧｅに酸素または炭素を加えることにより、ベース領域もしくはベース領域からエミッタ領域にかけた部分にライフタイムの短い領域がひとつ以上あることを特徴とする。
この結果、ベース・エミッタ部分で再結合電流が増えて、小数キャリアの蓄積が減ることで、ベース電圧の変動に対する応答性がよくなり、三次および二次相互変調歪み特性（IIP3、IIP2）が向上する。 （もっと読む）