【課題】ヘテロ接合型バイポーラトランジスタの歪み特性（IIP2、IIP3）を向上させることを目的とする。
【解決手段】第１導電型半導体からなるエミッタ領域およびコレクタ領域と第２導電型半導体からなるベース領域を有するバイポーラトランジスタにおいて、ＳｉＧｅに酸素または炭素を加えることにより、ベース領域もしくはベース領域からエミッタ領域にかけた部分にライフタイムの短い領域がひとつ以上あることを特徴とする。
この結果、ベース・エミッタ部分で再結合電流が増えて、小数キャリアの蓄積が減ることで、ベース電圧の変動に対する応答性がよくなり、三次および二次相互変調歪み特性（IIP3、IIP2）が向上する。 （もっと読む）

【課題】 従来のＨＢＴの製造時に、外因性ベース上へのコンタクトホール形成の際の突き抜けを防ぎ、コンタクトホール形成の歩留まりを向上することを目的とする。
【解決手段】 エピタキシャル成長ベース層を有するバイポーラトランジスタであって、外因性ベース層を、化学的に極めて安定なシリコンカーバイド層を含む積層構造とすることにより、ドライエッチングによるコンタクトホール形成時にシリサイドの不完全な部分があったとしても、シリコンカーバイド層によってエッチングの突き抜けを防ぐことができるために、コンタクトホール形成の歩留まりを向上することが可能となる。 （もっと読む）

【課題】 ホット・キャリアにより誘起されるバイポーラ・デバイスの劣化を回復させるための方法を提供すること。
【解決手段】 アバランシェ劣化を示すアイドル状態のバイポーラ・トランジスタを、トランジスタの温度を上昇させて、バイポーラ・トランジスタのアバランシェ劣化を回復させる熱アニール・ステップに曝すステップを含む、アバランシェ・ホット・キャリアにより引き起こされる劣化を回復させるための方法が提供される。一実施形態においては、アニール源は、バイポーラ・トランジスタのエミッタと並んで配置されるＳｉ含有レジスタである自己発熱構造体である。回復ステップ中、自己発熱構造体を含むバイポーラ・トランジスタはアイドル・モード（すなわちバイアスなし）に置かれ、別個の回路からの電流は自己発熱構造体を通って流れる。本発明の別の実施形態においては、アニール・ステップは、アバランシェ条件（１Ｖより低いＶ_ＣＢ）以下で動作させながら、高い順方向電流（およそピークｆＴ電流であるか又はそれより高い）をバイポーラ・トランジスタに与えた結果である。上述の条件下で、劣化の約４０％又はそれ以上を回復させることができる。本発明のさらに別の実施形態においては、熱アニール・ステップは、急速加熱アニール（ＲＴＡ）、炉アニール、レーザ・アニール又はスパイク・アニールを含むことができる。 （もっと読む）

ベース−エミッタターンオン電圧が低いこと、ベース−コレクタ接合に電子ブロッキング不連続性がないことという所望の特性を持つダブルヘテロ接合バイポーラトランジスタ構造体。これらの特性は、両方の階段遷移が、バンドギャップの伝導帯端部ではなくバンドギャップの価電子帯端部の遷移によるようにベース、エミッタ及びコレクタ材料を選択して、ヘテロ接合で階段遷移を示すバンドギャッププロフィールを提供することによって達成される。 （もっと読む）

【課題】 積層方向における電極位置の高低差を緩和或いは解消し、かつ、製造工程の増加や生産性の低下を抑え、また、電気的特性の悪化を招くことのない構造を有するヘテロ接合半導体装置及びその製造方法を提供すること。
【解決手段】 半絶縁性基板１の上にエピタキシャル成長法によって、サブコレクタ構成材料層２、コレクタ構成材料層３、ベース構成材料層４、エミッタ構成材料層５、そしてエミッタキャップ構成材料層６を形成する。次に、イオン注入法によって、ｎ⁺型の導電領域２１を形成する。この後、エミッタキャップ構成材料層６、エミッタ構成材料層５、ベース構成材料層４およびコレクタ構成材料層３をメサ構造にパターニングして活性層を形成し、エミッタキャップ層１６に接してエミッタ電極９を設け、ベース層１４に接してベース電極８を設け、活性層以外に残存させた構成材料層のエミッタキャップ構成材料層６の上にコレクタ電極７を設ける。 （もっと読む）

複数のバイポーラトランジスタを備えた半導体集積回路であって、複数のトランジスタ作製領域（Ａ１，Ａ２）において、第１導電型のコレクタ層（２）の表面側に形成されていると共にゲルマニウムを有する第２導電型のベース層（４）の表面側に、ベース層（４）よりもバンドギャップが大きい半導体材料からなる第１導電型のエミッタ層（６）が形成されていることにより複数のバイポーラトランジスタが構成されており、複数のトランジスタ作製領域（Ａ１，Ａ２）間において、エミッタ層（６、６１）に含まれる不純物の濃度が異なっており、これによって、少なくとも２つのトランジスタ作製領域（Ａ１，Ａ２）がそれぞれ有するベース−エミッタ接合界面におけるゲルマニウムの濃度が異なることにより、複数のバイポーラトランジスタをオン動作させるために必要なオン電圧が異なる半導体集積回路である。この半導体集積回路によれば、バイポーラトランジスタの性能を良好に維持しつつ低消費電力化が可能になる。
（もっと読む）

【課題】ブロッキング現象を解消し、さらにトランジスタ動作を高速化することが可能なダブルへテ口接合バイポーラトランジスタを提供すること。
【解決手段】ｎ型のエミッタ層１、ｐ型のベース層２およびｎ型のコレクタ層３を備え、ベース層２がエミッタ層１およびコレクタ層３とヘテロ接合されてなるダブルへテ口接合バイポーラトランジスタ１００において、ベース層２が、コレクタ層３側から数えて２番目の第１のベース層２１、および、第１のベース層２１とコレクタ層３とに挟まれた第２のベース層２２を含む複数の層を有し、第２のベース層２２用の材料の電子親和力がコレクタ層３の形成に用いる材料の電子親和力よりも小さく、第２のベース層２２用の材料のエネルギーバンドギャップが、第１のベース層２１用およびコレクタ層３用の材料のエネルギーバンドギャップより狭い構成を有している。 （もっと読む）

本発明は、加工ダメージのあるｐ型窒化物半導体上にＩｎを含むｐ型窒化物半導体を再成長することにより、加工ダメージが修復され、オーミック特性が大幅に改善されたｐ型窒化物半導体構造を提供すること、また、電流利得および立ち上がり電圧を大幅に改善することができるｐ型窒化物半導体バイポーラトランジスタを提供することである。エッチングによる加工を施したｐ型窒化物半導体（２）上に、Ｉｎを含むｐ型窒化物半導体層（８）を設ける。また、ベース層がｐ型窒化物半導体であるバイポーラトランジスタにおいて、エミッタ層（１）をエッチングすることにより露出されたｐ型ＩｎＧａＮベース層（２）の表面に、再成長させたＩｎを含むｐ型ＩｎＧａＮベース層（８）を設ける。
（もっと読む）

【課題】 エミッタ層の寸法幅が微細化され、高性能な半導体装置を提供する。
【解決手段】 シリコン基板１上にコレクタ層として用いるエピタキシャル層２を形成する。エピタキシャル層２上にはＳｉＧｅ合金層４を形成し、ＳｉＧｅ合金層４上にはシリコン膜５およびｎ型拡散層６（エミッタ層）を形成する。このｎ型拡散層６は断面凸状のシリコン膜５の一部にｎ型不純物を拡散させて形成したものである。またｎ型拡散層６の上には、多結晶シリコン膜７ａおよびシリサイド膜８ａを形成する。さらにｎ型拡散層６、多結晶シリコン膜７ａ、及びシリサイド膜８ａを、絶縁膜からなる側壁膜９で囲う。さらにＳｉＧｅ合金層４のうち内部ベース層として働く領域の外側に、外部ベース層としてｐ^＋拡散層１０およびシリサイド膜８ｂを形成する。このシリサイド膜８ｂは、シリコン膜５の側壁とＳｉＧｅ合金層４の側壁とｐ^＋拡散層１０の表面にまたがって形成されている。 （もっと読む）

【課題】 少ない工数で耐圧を任意に調整できるダイオード、特に保護ダイオードを提供する。また、この保護ダイオードとバイポーラトランジスタを備えた半導体装置を提供する。
【解決手段】 ダイオードは、接合を形成する一方の半導体層となるエピタキシャル成長された第１導電型の第１半導体層に、第１導電型の不純物が追加して導入されて成る。
このダイオードをバイポーラトランジスタの保護ダイオードに用いて半導体装置を構成する。 （もっと読む）

【課題】 高性能な半導体装置を提供する。
【解決手段】 シリコン基板１に、素子分離膜３に囲まれた活性領域２ａが設けられる。活性領域２ａの上には、ベース層として機能するＳｉＧｅ合金層４およびエミッタ層として機能するｎ型拡散層５が設けられ、さらにＳｉＧｅ合金層４およびｎ型拡散層５は、シリコン酸化膜からなる側壁膜６で囲われている。ｎ型拡散層５の上の多結晶シリコン膜７およびシリサイド膜８は、ｎ型拡散層５、側壁膜６、及び素子分離膜３にまたがって設けられる。多結晶シリコン膜７の下に位置する側壁膜６は、活性領域２ａと素子分離膜３との境界５０にまたがって設けられ、且つ、側壁膜６の上部は、ｎ型拡散層５の上面より上側に位置している。そして層間絶縁膜１０を設けて平坦化した後、素子分離膜３の上のシリサイド膜８に接続するように、エミッタ層（ｎ型拡散層５）につながる引き出し電極２１が設けられている。 （もっと読む）

【課題】 高性能な半導体装置を提供する。
【解決手段】 シリコン基板１に、素子分離膜３に囲まれた活性領域２ａが設けられる。活性領域２ａの上には、ベース層として機能するＳｉＧｅ合金層４およびエミッタ層として機能するｎ型拡散層５を設け、ＳｉＧｅ合金層４と素子分離膜３との間の活性領域２ａの表面に溝６０が設けられる。またＳｉＧｅ合金層４およびｎ型拡散層５は、シリコン酸化膜からなる側壁膜６で囲われる。この側壁膜６は、活性領域２ａの表面に設けられた溝６０を埋め込むとともに、溝６０と素子分離膜３との境界５０にまたがって設けられる。ｎ型拡散層５の上の多結晶シリコン膜７およびシリサイド膜８は、ｎ型拡散層５、側壁膜６、及び素子分離膜３にまたがって設けられる。そして層間絶縁膜１０を設けて平坦化した後、素子分離膜３の上のシリサイド膜８に接続するように、エミッタ層（ｎ型拡散層５）につながる引き出し電極２１が設けられる。 （もっと読む）

【課題】 本発明は、上述の点に鑑み、断面Ｔ字型エミッタ電極の微細化を可能にし、且つ高精度の製造を可能にしたヘテロ接合バイポーラトランジスタ及びその製造方法を提供するものである。
【解決手段】 本発明のヘテロ接合バイポーラトランジスタ１は、コレクタ層２、ベース層３、エミッタ層４及びエミッタキャップ層５を積層し、エミッタキャップ層５のメサ７端部にほぼ一致する断面Ｔ字型のエミッタ電極１２ｂを有することを特徴とする。 （もっと読む）

【課題】 高性能な半導体装置を提供する。
【解決手段】 シリコン基板１上に、素子分離膜３に周囲を囲まれた活性領域２ａが設けられる。活性領域２ａの上には、ベース層として機能するＳｉＧｅ合金層４およびエミッタ層として機能するｎ型拡散層５が設けられ、さらにＳｉＧｅ合金層４およびｎ型拡散層５は、シリコン酸化膜からなる側壁膜６で囲われている。ｎ型拡散層５の上の多結晶シリコン膜７およびシリサイド膜８は、ｎ型拡散層５、側壁膜６、及び素子分離膜３にまたがって設けられる。尚、多結晶シリコン膜７の下に位置する側壁膜６は、活性領域２ａと素子分離膜３との境界５０にまたがって設けられる。そして層間絶縁膜１０を設けて平坦化した後、素子分離膜３の上のシリサイド膜８に接続するように、エミッタ層（ｎ型拡散層５）につながる引き出し電極２１が形成されている。 （もっと読む）

本発明はバイポーラトランジスタを形成する方法に関するものであり、この方法は次の工程を含む。すなわち、この方法は、第１導電型（ｎ）のコレクタ領域（２５）を含む半導体基板（１）を設ける工程であって、このコレクタ領域が基板に埋め込まれ、かつコレクタ領域の上面が露出する構成の工程と、単結晶ベース領域（３０；３２；１２０）を設ける工程と、第２導電型（ｐ）のベース接続領域（４０；１６０）をベース領域（３０；３２；３４；１２０，１３０）の上に設ける工程と、絶縁領域（３５；３５’’；１７０）をベース接続領域（４０；１６０）の上に設ける工程と、開口（Ｆ）を絶縁領域（３５；３５’’；１７０）及びベース接続領域（４０；１６０）に形成してベース領域（３０；３２；３４；１２０，１３０）を少なくとも一部露出させる工程と、絶縁サイドウォールスペーサ（５５’；８０；１８０）を開口に設けてベース接続領域（４０；１６０）を絶縁する工程と、単結晶エミッタ層（６０ａ）がベース領域（３０；３２；３４；１２０，１３０）の上に、そして多結晶エミッタ層（６０ａ）が絶縁領域（３５；３５’’；１７０）及びサイドウォールスペーサ（５５’；８０；１８０）の上に形成される構成のエミッタ層（６０ａ，６０ｂ）を異なる構造に成長させてパターニングする工程と、そして熱処理工程を実施する工程と、を含む。
（もっと読む）

半導体装置の製造方法において、半導体本体（１）の表面（３）の単結晶シリコン領域（４）直近に位置するシリコン酸化物領域（５）内に非単結晶補助層（８）が形成される。補助層は二工程で形成される。第一の工程において、ガス状砒素化合物を有する雰囲気内で半導体本体が加熱され、第二の工程において、そのガス状砒素化合物の代わりにガス状シリコン化合物を有する雰囲気内で半導体本体が加熱される。従って、シリコン酸化物領域に、自己整合的に、アモルファス又は多結晶シリコンの種層が設けられる。
（もっと読む）

【課題】 層同士が異なる結晶構造であり、かつ、結晶性に優れた多層構造体を実現することである。
【解決手段】 結晶構造の異なる２以上の層を含む多層構造体であって、結晶構造を構成する結合軌道が各層で同じである異種結晶多層構造体による。ＮａＣｌ構造である化合物とＣａＢ_６構造である化合物を含む多層構造体、体心立方構造である金属とＣｓＣｌ構造である化合物を含む多層構造体、ＣａＦ_２構造である化合物と面心立方構造である金属を含む多層構造体、ＣａＦ_２構造である化合物と体心立方構造である金属を含む多層構造体などが好ましい。これらの多層構造体によれば、金属ベーストランジスタ１、面発光レーザ、磁気抵抗膜および共鳴トンネルダイオードなどのデバイスが得られる。 （もっと読む）

【課題】 高性能のバイポーラ・デバイスおよびその製造方法を提供する。
【解決手段】 バイポーラ・デバイスにおいて電荷キャリアの移動度を増加させる方法は、該デバイス内に圧縮歪みを生じさせて、該デバイスの内部ベースにおける正孔移動度を増加させるステップと、該デバイス内に引っ張り歪みを生じさせて、該デバイスの該内部ベースにおける電子移動度を増加させるステップと、を含む。圧縮歪みおよび引っ張り歪みは、デバイスの内部ベースの近傍に応力層を形成することによって生じさせる。応力層は、少なくとも一部が、デバイスのエミッタ構造体に隣接して、該デバイスのベース層内に埋め込まれる。応力層は、内部ベースと異なる格子定数を有する。 （もっと読む）

【課題】 ヘテロ接合を利用した素子の特性を好適に制御することが可能なヘテロ接合素子、ヘテロ接合素子モジュール、及びヘテロ接合素子の制御方法を提供する。
【解決手段】 電子がドープされた遷移金属酸化物からなる第１酸化物結晶であるｎ型のＴｉ酸化物基板（例えばＮｂ：ＳｒＴｉＯ_３基板）１０と、正孔がドープされた遷移金属酸化物からなる第２酸化物結晶であるｐ型のＭｎ酸化物薄膜（例えばＬａ_１−ｘＳｒ_ｘＭｎＯ_３−δ薄膜）２１〜２３とによって、酸化物ヘテロ接合構造を有するヘテロ接合素子１Ａを構成する。そして、そのヘテロ接合構造に対して所定の方向に磁場を印加することによって、ヘテロ接合面における空乏層の厚さを制御する。 （もっと読む）

【課題】
動作を高速化させるとともに、小型化を図ったバイポーラトランジスタを備えた半導体装置及びこの半導体装置の製造方法を提供する。
【解決手段】
バイポーラトランジスタのコレクタ領域の上部に開口を設け、この開口に凹部を有する真性ベース層を設けるとともに、この真性ベース層の凹部にエミッタ層を設ける。さらに、ベース引出し層の開口に、コレクタ領域の上面に形成した絶縁膜の開口部の端縁よりも張出した張出し部を形成し、この張出し部で、真性ベース層とベース引出し層とを接続する。 （もっと読む）