入力される制御信号によりオン／オフし、第１端子１１及び第２端子１２間に入力された交流信号をオン／オフ制御させる交流スイッチであって、第１端子１１に第１主電極２１が接続され第２端子１２に第２主電極２２が接続されゲート信号を入力するゲートＧが接続されたノーマリオン型のＦＥＴＱ１と、第１端子１１及び第２端子１２の内の電位が低い端子とゲートＧとの間にゲート信号部１３のゲート信号を入力するダイオードＤ１，Ｄ２とを有する。
（もっと読む）

【課題】 特性悪化を抑制しながら入出力兼用の端子を設ける。
【解決手段】 増幅回路ＡＭＰ２は、外部に出力すべき信号を所定の増幅率で増幅する。抵抗Ｒ２は、増幅回路ＡＭＰ２の出力信号を減衰する。外部端子１２は、抵抗Ｒ２により減衰された信号を外部に出力する。スイッチング素子ＳＷ２は、抵抗Ｒ２と外部端子１２との接続点Ｎ２の電位を、グランド電位に設定する。接続点Ｎ２からは、入力側に信号を導く経路が形成される。外部端子１２から信号が入力される場合、増幅回路ＡＭＰ２の出力側をハイインピーダンスに設定し、かつスイッチング素子ＳＷ２をオンに設定する。 （もっと読む）

【課題】リバースコントロールタイプのロジックのＭＭＩＣでは抵抗を共通入力端子パッドとＦＥＴの間に配置している。つまり、抵抗上に窒化膜を介してパッド配線が配置されており、パッド配線を伝搬する高周波アナログ信号が、制御端子にもれ、インサーションロスが増加する問題があった。
【解決手段】第１および第２制御端子の直近で、第１接続手段および第２接続手段の交差部までの間に、５ＫΩ以上の高抵抗体を接続する。パッド配線を伝搬した高周波アナログ信号が第１および第２接続手段に漏れても、高抵抗体によって減衰する。従って、実質的に制御端子パッドに高周波アナログ信号が伝わらず、インサーションロスの増大を抑制できる。 （もっと読む）

【課題】 低コスト、かつ、低消費電力であり、開閉率が高く、入力電圧の出力側への漏れが少なく、さらにセレクタとして用いることも可能なアナログスイッチ回路を提供する。
【解決手段】 ＭＯＳＦＥＴ１０１は、ドレインが入力端子１１１に接続され、ソースが中間ノード１１０に接続されており、ＭＯＳＦＥＴ１０２は、ドレインが出力端子１１２に接続され、ソースが中間ノード１１０に接続され、ゲートがＭＯＳＦＥＴ１０１のゲートに接続されている。スイッチＳＷ、抵抗Ｒ１およびダイオードＤ３、抵抗Ｒ２からなる回路は、ＭＯＳＦＥＴ１０１および１０２の両方をオンさせる第１のゲート電圧または両方をオフさせる第２のゲート電圧を出力し、第２のゲート電圧を出力するときには、中間ノード１１０に対し、第２のゲート電圧近傍の直流電圧を与える。 （もっと読む）

【課題】 最大許容入力電力を向上させ、かつオン抵抗の増加を抑制する。
【解決手段】 エンハンスメント型ｎチャネルＭＯＳＦＥＴ Ｔ１と、第１、第２の端子ＲＦ_１、ＲＦ_２と、ＭＯＳＦＥＴ Ｔ１のスイッチングを制御する制御信号が入力される制御端子Ｖcontと、ＭＯＳＦＥＴ Ｔ１のドレイン又はソースと第１の端子ＲＦ_１との間に接続された第１の容量素子Ｃ１と、ＭＯＳＦＥＴ Ｔ１のソース又はドレインと第２の端子ＲＦ_２との間に接続された第２の容量素子Ｃ２と、ＭＯＳＦＥＴ Ｔ１のゲートと、制御端子Ｖcontとの間に接続された第１の抵抗Ｒｇ１と、制御端子Ｖcontに入力側が接続された、ＭＯＳＦＥＴ Ｔ１のスイッチング制御用の論理回路ＩＮ１と、ＭＯＳＦＥＴ Ｔ１のソースまたはドレインのいずれか一方と、論理回路ＩＮ１の出力側との間に接続された第２の抵抗Ｒｄ１とを備えることを特徴とする。 （もっと読む）

【課題】マルチバンド／モードに対応する高周波選択回路において、バイアス電圧供給用経路と高周波信号用経路の高アイソレーション化を実現する。
【解決手段】２つの高周波スイッチ素子ＳＷ１，ＳＷ２と高周波スイッチ素子ＳＷ１，ＳＷ２を制御するデコーダ素子ＤＥＣ１が、誘電体層と導体層が交互に積層された誘電体多層基板Ａの上面に搭載されてなる高周波スイッチングモジュールにおいて、上部から見て、バイアス電圧供給用ワイヤＷ２と高周波信号用ワイヤＷ１とが互いに交差しないように、高周波スイッチ素子ＳＷ１，ＳＷ２とデコーダ素子ＤＥＣ１とを配置する。 （もっと読む）

【課題】 スイッチング素子やスイッチング回路を構成する素子のオン抵抗を低減する。
【解決手段】 半導体装置１には、インバータＩＮＶ１、インバータＩＮＶ２、負電圧発生回路４、レベルシフタ１１、及びＰｃｈ ＭＯＳトランジスタＰ１が設けられている。インバータＩＮＶ２は、高電位側電源Ｖｄｄと負電圧発生回路４から出力される低電位側電源としての負電圧−Ｖｎの間に設けられている。Ｐｃｈ ＭＯＳトランジスタＰ１は、ソースが入力端子２に接続され、ドレインが出力端子３に接続され、ゲートに制御信号ＳＧ３が入力され、入力端子２から、高電位側電源Ｖｄｄが供給される。そして、制御信号ＳＧ３の信号レベルが“Ｌｏｗ”レベル（−Ｖｎ）のときに、Ｐｃｈ ＭＯＳトランジスタＰ１はオンして、出力端子３側に設けられた負荷に電力を供給する。 （もっと読む）

低損失を有する一体化された可変容量は、スイッチト・キャパシタ（２〜８）のアレイ（１）を含む。準連続的に可変のキャパシタを形成するためにスイッチト・キャパシタ（２〜８）のアレイ（１）を使用する時に、アレイ（１）へのディジタル制御信号の関数としての容量の連続性は、いくつかの応用例について望ましくないことがある、容量の関数としてのアレイ（１）の直列抵抗の全体的挙動になる。したがって、容量から比較的独立の直列抵抗をセットすることを可能にするスイッチト・アレイ（１）のトポロジが、提案される。このアレイ（１）は、同調可能ＬＣフィルタ内に、またＴＶ同調器内に、完全にまたは部分的に一体化されても良い。
（もっと読む）

本発明の信号路を遮断するための回路は、スイッチング手段だけでなく、周波数特性が切り換え可能なまたはバイパス可能なローパスまたはバイパスフィルタも有する。上記のスイッチング手段が開いている場合の入力側と出力側との間の絶縁、すなわちふつうのスイッチング手段の場合に周波数に伴って低下してしまう絶縁は、この場合に接続されるフィルタによって補償される。この回路の１実施形態では、有効信号に加えてアウトオブバンド信号が回路に供給される。このアウトオブバンド信号は、上記のスイッチング手段の切換位置とはかかわりなく評価回路に常時供給することを意図した信号である。このためこのアウトオブバンド信号はフィルタの下流で取り出される。またこのフィルタは、このアウトオブバンド信号がこのフィルタを通過できるように設計されている。２つの入力側のうちの１入力側を選択する回路の場合、これらの入力側のうちの少なくとも１つに切り換え可能またはバイパス可能なフィルタが設けられており、上記のスイッチング手段が選択手段になる。上記の入力側が選択されない場合であっても、アウトオブバンド信号は評価回路に転送される。このためにアウトオブバンド信号は上記のようにフィルタの下流かつ選択手段の上流で取り出される。
（もっと読む）

位相周波数検出器（ＰＦＤ）と、チャージポンプと、電圧制御発振器とを含むシグマデルタベースのフェーズロックループ・デバイスが提供される。ＰＤＦは、基準信号とフィードバック信号とを受信し、基準信号とフィードバック信号との比較に基づく信号を出力する。チャージポンプは、ＰＦＤからの出力信号に基づくチャージを出力する。チャージポンプは、固定量の電流を流す第１の電流源と、可変量の電流を流す第２の電流源とを含む。電源制御発振器は、チャージポンプからの受け取ったチャージに基づくクロック信号を出力する。
（もっと読む）

【課題】 マイクロコンピュータなどのマイクロコンピュータの入力ポートを、スイッチなどの接地との間の複数の接点入力端で共用するために介在される入力回路において、前記接点入力端の接地電位からの浮きに対しても、正確に接点状態を判定できるようにする。
【解決手段】 各接点入力端ＩＮ１〜ＩＮ８に対して、ベースが接続されるトランジスタＱ１〜Ｑ８を設け、たとえば奇数番目と偶数番目とのように、複数のトランジスタをマイコン１２のＩ／ＯポートＰ０１，Ｐ０２からの選択出力で纏めて選択／非選択し、かつ同時に選択されない複数のトランジスタＱ１とＱ２．Ｑ３とＱ４，Ｑ５とＱ６、Ｑ７とＱ８のコレクタ電流を共通の抵抗Ｒ１〜Ｒ４を用いて電圧変換し、Ｉ／ＯポートＰ１〜Ｐ４に与える。したがって、スイッチＳＷ１〜ＳＷ８のオン抵抗などで、接地電位時に接点入力に浮きが生じても、正確に接点状態を判定することができる。 （もっと読む）

【解決手段】本発明は、複数の送信ポートを有する送信器スイッチ部を有するマルチバンドスイッチと、複数の受信ポートを有する受信器スイッチ部に関する。各スイッチ部は、ポートの一つをアンテナ部に切り換える、関連するスイッチングトポロジーを有する。スイッチングトポロジーは、送信器ポートスイッチング素子が受信器ポートスイッチング素子よりも大きなスイッチングトランジスタを有する絶縁ゲートｎチャンネルＦＥＴ等の直列接続された複数のＦＥＴを使用することができる。送信器スイッチング素子及び受信器スイッチング素子の主信号経路トランジスタは、ソース領域突起及びドレーン領域突起がトランジスタ区域内で交互になっている、相互に入り込むＦＥＴである。相互に入り込むソース及びドレーン領域は、波状チャンネル領域により互いに離間してもよく、その上はゲート金属化部である。
（もっと読む）

【課題】高電圧で使用できる簡単な、低損失の高速スイッチング整流デバイス。
【解決手段】 低電圧構造体とカスコード構造に接続された高電圧構造体から形成された低順方向抵抗、および高速スイッチング時間を呈する高電圧整流器デバイスである。高電圧構造体は、ゲート端子のいずれかに逆バイアスがかけられている場合、シャットオフするゲート端子と、ソース端子の２つのペアを有する双方向の常時導通半導体スイッチである。低電圧構造体は、ダイオード、好ましくはショットキーダイオードまたはバリアダイオードである。このデバイスは、集積回路として形成することが好ましい。スイッチのうちの端子ペアのうちの１つが、０ボルトにクランプされている場合、デバイスは、ダイオードとして働くか、または第２端子ペアを使って、三端子制御整流器の機能を奏することができる。他の可能なアプリケーションとして、デバイスのうちの４つをブリッジ整流器として使用したり、ＩＧＢＴと接続するためのアンチパラレルダイオードとして、デバイスのうちの１つを使用する集積回路を挙げることができる。 （もっと読む）

【課題】 出力段のｐ−ＦＥＴのオン抵抗を低くするために、その電流能力を大きくしたトランジスタサイズにしても、出力信号の立ち上がりが急峻になりノイズが発生することを防止する。
【解決手段】 飽和電流を、レベルシフト回路２０に用いられるｎチャンネル型電界効果トランジスタ２４の飽和電流より小さくしたｎチャンネル型電界効果トランジスタ４２を、出力端子と高電圧を供給する高電圧電源端子との間に接続されたｐチャンネル型電界効果トランジスタ１１のゲート端子と、基準電圧電源端子ＧＮＤ間に設けることにより、ｐチャンネル型電界効果トランジスタ１１のゲートドレイン間の寄生容量１１ａと、ｎチャンネル型電界効果トランジスタ４２の飽和電流の働きにより、ｐチャンネル型電界効果トランジスタ１１がオン時の出力の立ち上がり時間が速くなることを防止し、ノイズの発生を防止する。 （もっと読む）

【課題】チャージポンプ回路の効率を向上させるとともに、チャージポンプ回路の全体のパターン面積を小さくする。
【解決手段】第１及び第２の電荷転送用ＭＯＳトランジスタＭ１（Ｎ），Ｍ２（Ｎ）の両方をＮチャネル型で構成する。第２の電荷転送用ＭＯＳトランジスタＭ２（Ｎ）をスイッチング動作させるために、さらにもう一段のポンピングパケットを追加したものである。そして、第２の電荷転送用ＭＯＳトランジスタＭ２（Ｎ）がオンするときのＶＧＳ（ゲートソース間電圧）を２ＶＤＤにして、低いオン抵抗を得るために、ポンピングパケットを駆動する第２のクロックドライバーＣＤ２の電源としてチャージポンプ回路の出力電圧Ｂ（２ＶＤＤ）を用いた。 （もっと読む）

【課題】チャージポンプ回路の効率を向上させるとともに、チャージポンプ回路の全体のパターン面積を小さくする。
【解決手段】第１及び第２の電荷転送用ＭＯＳトランジスタＭ１（Ｎ），Ｍ２（Ｎ）の両方をＮチャネル型で構成する。第２の電荷転送用ＭＯＳトランジスタＭ２（Ｎ）をスイッチング動作させるために、さらにもう一段のポンピングパケットを追加したものである。そして、第２の電荷転送用ＭＯＳトランジスタＭ２（Ｎ）がオンするときのＶＧＳ（ゲートソース間電圧）を２ＶＤＤにして、低いオン抵抗を得るために、ポンピングパケットを駆動する第２のクロックドライバーＣＤ２の電源としてチャージポンプ回路の出力電圧Ｂ（２ＶＤＤ）を用いた。 （もっと読む）

【課題】 アイソレーション確保用のシャントＦＥＴを有する場合でも、シャントＦＥＴ用の制御信号入力端子を増加させずに駆動し、しかもチップサイズを小型化する。
【解決手段】 ショットキー接合よりなるダイオードＤ１〜Ｄ６を用い、制御信号入力端子ＣＴＬ１〜ＣＴＬ３の電圧の高い方を選択することのできるダイオードロジック回路ＯＲ１をスイッチ用およびアイソレーション確保用のＭＥＳＦＥＴ段ＦＥＴ１〜ＦＥＴ６を形成した化合物半導体基板に一体的に形成する。そして、複数の制御電圧入力端子ＣＴＬ１〜ＣＴＬ３の電圧でスイッチ用のＭＥＳＦＥＴ段ＦＥＴ１〜ＦＥＴ３を制御し、ダイオードロジック回路から出力されるＯＲ電圧によりアイソレーション確保用のＭＥＳＦＥＴ段ＦＥＴ４〜ＦＥＴ６を制御する。さらに、このダイオードロジック回路ＯＲ１をＦＥＴの中間接続点に接続することで、電源端子を追加せずに、ＦＥＴの中間接続点の電位を固定する。 （もっと読む）

【課題】 補助ポンプ用キャパシタの容量を小さくして４相クロック駆動チャージポンプ回路全体の面積を小さくする。
【解決手段】 主転送用のＮｃｈトランジスタＴ１１〜ＮｃｈトランジスタＴ１ｎのゲートに接続されている補助ポンプ用のキャパシタＣｓ１〜Ｃｓｎに供給する電圧が、ＮｃｈトランジスタＴ１１〜ＮｃｈトランジスタＴ１ｎに対応して設けられた主ポンプ用のキャパシタに供給するクロック電圧ＰＨ１，ＰＨ２より高くなるように、クロック電圧ＰＨ３，ＰＨ４を昇圧する昇圧回路１３，１４を設ける。 （もっと読む）

【課題】 半導体スイッチング素子のコレクタ電流の立ち上がりおよび立下り時における電流変化の傾きを変化できないため、ノイズ発生およびスイッチング損失を最適に設定できない。
【解決手段】 半導体スイッチング素子と、入力信号に基づきこの半導体スイッチング素子の駆動制御を行う駆動制御手段(9)とからなる半導体装置において、前記駆動制御手段(9)に、駆動能力の異なる複数個の駆動デバイス(T1〜T6)を備え、その駆動デバイスの中からいずれか１つ、もしくは複数個を選択して用いることにより、半導体スイッチング素子の動作特性を補正する特性補正手段(10)を備える。 （もっと読む）

【課題】 通過経路の伝送損失を低減する。
【解決手段】 内部送受信アンテナ端子２４、内部受信アンテナ端子２１、外部アンテナ端子２７、第１の受信端子２５、第２の受信端子２３、および送受信端子２８を有する。また、内部受信アンテナ端子２１と第１の受信端子２５との間のＦＥＴスイッチ１、内部受信アンテナ端子２１と第２の受信端子２３との間のＦＥＴスイッチ２、第１の受信端子２５と外部アンテナ端子２７との間のＦＥＴスイッチ３、第２の受信端子２３と外部アンテナ端子２７との間のＦＥＴスイッチ４、内部送受信アンテナ端子２４と第２の受信端子２８との間のＦＥＴスイッチ５、外部アンテナ端子２７と送受信端子２８との間のＦＥＴスイッチ６、内部送受信アンテナ端子２４と送受信端子２８との間のＦＥＴスイッチ７を備える。そのＦＥＴスイッチ１〜７の導通／非導通を制御するデコーダ５１を備える。 （もっと読む）