【課題】正確に検出電流を出力することができる電流検出装置を提供する。
【解決手段】メインＦＥＴＱ１１が車載バッテリＶＢと負荷１０との間に接続されている。センスＦＥＴＱ１２のドレイン及びゲートがそれぞれメインＦＥＴＱ１１のドレイン及びゲートに接続されている。ＯＰアンプＯＰ１は、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２のソース電圧がそれぞれ正相入力及び逆相入力に接続されると共にその出力が逆相入力にフィードバックされている。ＯＰアンプＯＰ２は、センスＦＥＴＱ１２のソース電圧が正相入力に供給されると共に出力が逆相入力にフィードバックされている。そして、ＯＰアンプＯＰ２の出力をＯＰアンプＯＰ１の逆相入力に接続して、センスＦＥＴＱ１２のソース電圧がＯＰアンプＯＰ２を介してＯＰアンプＯＰ１の逆相入力に供給されるように設けられている。 （もっと読む）

【課題】アンプＡＭＰ１が有するオフセット電圧による測定誤差を低減し、マルチソースＦＥＴ（Ｔ１）を小型化することが可能な負荷回路の駆動装置を提供する。
【解決手段】アンプＡＭＰ１及び抵抗Ｒ１を備え、メインＦＥＴ（Ｔ１１）の両端電圧Ｖdsに比例して変化する参照電流Ｉ１を生成する参照電流生成回路１１と、アンプＡＭＰ１と同一のオフセット電圧を備えたアンプＡＭＰ２及び抵抗Ｒ２を備え、サブＦＥＴ（Ｔ１２）の両端電圧に比例して変化する基準電流Ｉ２を生成する基準電流生成回路１２を備える。そして、参照電流Ｉ１から基準電流Ｉ２を差し引いた差分電流（Ｉ１−Ｉ２）を生成し、この差分電流が正の値である場合にこの差分電流に応じた電圧を生成する。生成した電圧が閾値電圧に達した場合に、ＭＯＳＦＥＴ（Ｍ３）、（Ｍ４）をオンとし、マルチソースＦＥＴ（Ｔ１）の遮断状態を維持する。 （もっと読む）

【課題】電圧駆動型半導体素子の過電圧保護回路として、電圧クランプ素子をコレクタ・ゲート間に接続する回路があるが、クランプ動作時、電圧クランプ素子には素子電圧と同じ電圧が印加され，かつ電流も流れる。そのため発生損失が大きく，高い頻度で動作する場合には許容できる特殊品を適用する必要があり，信頼性も低下する。
【解決手段】電圧駆動型半導体素子のコレクタ端子とゲート端子間に、可飽和リアクトルと、コンデンサと、抵抗の直列回路を接続する。 （もっと読む）

複数供給電圧デバイスは、第1の供給電圧で動作する入出力(I/O)回路網と、I/O回路網に結合され、第2の供給電圧で動作するコア回路網と、I/O回路網およびコア回路網に結合された電力投入制御(POC)回路網とを含む。POC回路網は、I/O回路網へPOC信号を伝送するように構成され、コア回路網の電力状態を検出するように構成された調整可能な電流電力増加/減少検出器を含む。POC回路網はまた、調整可能な電流電力増加/減少検出器に結合され、電力状態を処理してPOC信号にするように構成された処理回路と、1つまたは複数のフィードバック回路とを含む。漏れ電流を低減させながら、電力増加/減少検出速度を改善するために、フィードバック回路は、調整可能な電流電力増加/減少検出器に結合され、フィードバック信号を提供して調整可能な電流電力増加/減少検出器の電流容量を調整するように構成される。
（もっと読む）

【課題】パワーオン判定電圧のばらつきによって生じる電源電圧のノイズマージンの減少を防止する。
【解決手段】電源電圧ＶＰＥＲＩに比例した検出電圧Ｖｘ１を生成する検出電圧生成回路１１０と、検出電圧Ｖｘ１がパワーオン判定電圧未満である場合にはパワーオンリセット信号ＰＯＮを活性状態とし、検出電圧Ｖｘ１がパワーオン判定電圧以上である場合にはパワーオンリセット信号ＰＯＮを非活性状態とするパワーオン判定回路１３０とを備える。検出電圧生成回路１１０には、電源電圧ＶＰＷＲＩと検出電圧Ｖｘ１の比例定数を調整するためのヒューズ素子Ｆが設けられている。これにより、パワーオン判定電圧の調整が可能となることから、半導体装置を作製した後、パワーオン判定電圧が設計値からずれている場合には、これを設計値に近づけることが可能となる。 （もっと読む）

本発明は、接触式ＩＣカードに電源を供給する電源インターフェース回路を具現するにあたって、さらに簡単な構成で且つ安定して電源を供給することができる技術に関する。本発明による電源インターフェース回路は、外部から供給される電源制御信号を反転及び増幅して出力する電源制御部と、前記電源制御部の出力信号によって相補型トランジスタ部の接地端子側トランジスタのオン／オフ動作を制御するスイッチングダイオード部と、前記電源制御部から直接入力される制御信号と前記スイッチングダイオード部を介して入力される制御信号によって相補型トランジスタが互いに相反する動作を行いながら電源端子電圧を電源出力部側に伝達するか、または当該電源出力部のカード電源端子を接地電圧のレベルにミューティングさせる相補型トランジスタ部と、前記相補型トランジスタ部の動作によって、当該相補型トランジスタ部を介して入力される電圧をＩＣカードのカード電源端子に出力するか、またはカード電源端子を接地電圧のレベルに維持する電源出力部と、を備えて構成されることを特徴とする。 （もっと読む）

【課題】 相互に電源電圧の異なる電源および接地箇所の異なるグランドに接続された複数の回路間で、パワーオンリセット信号など、電源電圧が所定の電圧に達したことを示す指示信号の受け渡しの確実性を高めることのできる制御回路を実現する。
【解決手段】 電源ＶＤＤ１が供給されている間はリセットリセット信号出力回路８が出力しているパワーオンリセット信号（ＰＯＲ）が非アクティブのハイレベルであるため、入力トランジスタＮ１がオンする。入力トランジスタＮ１に流れる電流は第１および第２のカレントミラー回路３，４によってコピーされ、インバータ６が出力するパワーオンリセットモニタ信号（ＰＯＲモニタ）が非アクティブのハイレベルになる。グランドＧ１，Ｇ２間に電位差が発生しても、第１および第２のカレントミラー回路３，４に流れる電流は変化しないため、パワーオンリセットモニタ信号がアクティブローに変化するおそれがない。 （もっと読む）

【課題】休止時のゲート−ドレイン間の電圧が小さくなるようにし、また運転／休止の切替え時に低ドレイン電圧領域を通過させないようにする。
【解決手段】高周波回路に含まれる能動素子に対し駆動電圧を与えることにより、この能動素子の運転と休止を切り替える高周波回路及びそのスイッチング方法で、休止状態の能動素子のドレインに、定常運転レベルの電圧Ｖｄを印加し、その後、能動素子のゲートに、定常運転レベルの電圧Ｖｇを印加することにより運転に切り替え、一方、運転状態の能動素子のゲートに、定常運転レベルの電圧Ｖｇに換えてピンチオフ電圧Ｖｐを印加し、その後、能動素子のドレインに印加されている定常運転レベルの電圧Ｖｄを切断することにより、休止に切り替える。 （もっと読む）

【課題】受動キーパッドにおける入力範囲間での区別化をする。
【解決手段】スイッチＳ１．．．Ｓｎを有する受動回路網１００のスイッチ投入を処理する方法および回路。受動回路網１００は、スイッチ投入に応じて出力電圧を発生する。この回路は、受動回路網に結合され、出力電圧を基準電圧と比較する比較回路２０６を備えている。比較回路に結合されたデコーダ２１２は、出力電圧が所定の範囲内にある場合、スイッチ投入を復号化し、出力電圧が所定の範囲内にない場合、前記スイッチ投入を復号化しない。この回路は、意味あるキープレスの適切な処理ができると同時にうっかりとやったあるいは不注意なキープレスを無視し、それによって電力およびプロセッサ時間を確保する受動回路網キーパッドの入力範囲間で区別する。 （もっと読む）

【課題】基準電流に対して所定の比の負荷電流を高い精度で得るドライバ回路を提供する。
【解決手段】ＭＯＳトランジスタＭ３のドレイン端子には二つの抵抗Ｒ１及びＲ２が接続されており、その他端には夫々電流発生装置ＩＲＥＦ、負荷ＬＯＡＤが接続されている。両抵抗値は同値であるとする。またトランジスタＭ３のドレイン端子と両抵抗との接続部を接続点Ａとする。この電子回路装置は抵抗Ｒ１と電流発生装置ＩＲＥＦとの接続部を接続点Ｂ、抵抗Ｒ２と負荷ＬＯＡＤとの接続部を接続点Ｃとして、夫々差動増幅器Ａ１の入力端子へ接続したものである。該差動増幅器において、トランジスタＭ３のゲート端子に出力端子、つまり制御入力端子が接続されることを特徴とする。その接続部を接続点Ｇとする。該差動増幅器は接続点ＢおよびＣの電位差を帰還する回路として機能する。 （もっと読む）

【課題】サンプリングされた値を長時間キャパシタに保持し、かつ蓄積された値に対するスイッチ漏れ電流の影響を実質的に減少させるための方法および装置を提供する。
【解決手段】サンプルホールド回路は、一局面において、第１および第２のスイッチを含む。第１のスイッチは、入力信号を受けて、第１のキャパシタを用いて入力信号をサンプリングするために結合されることができる。第１の漏れ電流は、第１のスイッチの第１および第２の導電性端子の間を流れ、第１の漏れ電荷として第１のキャパシタに蓄えられる。第２の漏れ電流は、第２のスイッチの第１および第２の導電性端子の間を流れ、第２の漏れ電荷として第２のキャパシタに蓄えられる。オフセット回路は、保持されサンプリングされた信号に応答して発生する信号および第１のスイッチを介して蓄えられた電荷からある量を減算することによって、補償されサンプリングされた値を生成し、ある量は、第２のキャパシタの蓄えられた漏れ電荷に応答して発生する。 （もっと読む）

【課題】保護素子の半壊等によって外部電源端子からチップ内部へリーク電流が流れるようになった場合に、これを検出して外部へ報知することが可能な半導体集積回路を提供する。
【解決手段】外部電源端子に接続された保護素子（１１）と、該保護素子に流れるリーク電流を検出する電流検出回路（１２）とを備え、前記保護素子に所定以上の電流が流れた場合に検出信号を出力するように構成した。さらに、周期的な入力によって内部が周期的にリセットされ、周期的な入力がなくなるとアラーム信号を出力するウォッチドッグタイマ回路（１４）を設け、ウォッチドッグタイマ回路から出力されるアラーム信号と前記検出信号との論理積もしくは論理和をとった信号を外部へ出力するように構成した。 （もっと読む）

【課題】過電流検出値の誤差が小さい過電流検出回路を提供すること。
【解決手段】本発明にかかる過電流検出回路は、負荷への電源供給を制御するトランジスタＱ１の制御電圧に応じて電流値が制御されるトランジスタＱ２と、Ｑ２の電流値に応じて電位差が制御される電位差設定部と、電位差設定部により制御されるゲート−ソース間の電位差に応じて電流値が制御されるトランジスタＱ４を備える。さらに電位差設定部は、電源電圧がドレインに印加され、ゲート及びソースがＱ４のゲートに接続されたデプレション型トランジスタＱ６と、ドレイン及びゲートがＱ６のゲート及びソースとＱ４のゲートとの接続点に接続されたトランジスタＱ３と、Ｑ４のソースとＱ３のソースの電流経路上に設けられ、ゲート及びドレインがＱ２のソースに接続され、ソースが外部出力端子に接続されたデプレション型トランジスタＱ５を有する。それにより過電流検出値の誤差を小さくできる。 （もっと読む）

【課題】チップサイズを小さくすると共に、製造コストが嵩むことのないスイッチング素子駆動回路を提供する。
【解決手段】電力変換回路のスイッチング素子を流れる電流を電圧値として検出する電流検出回路４０と、該電流検出回路４０で検出した電圧値と第１の基準電圧Ｖｂ１とを比較して過電流状態を検出したときに過電流検出信号を出力して前記駆動回路の前記スイッチング素子の制御端子に対するソース電流の供給を停止させる過電流状態制御部５０と、前記電流検出回路４０で検出した電圧値と第２の基準電圧Ｖｂ２とが入力され、出力が前記駆動回路の出力側に供給されると共に、前記過電流状態制御部５０から過電流検出信号が出力されたときに動作状態となる演算増幅器６１を有し、該演算増幅器６１が動作状態となったときに前記駆動回路２３の出力電圧を前記第２の基準電圧に合わせて安定化する出力電圧制御部６０とを備えた。 （もっと読む）

【課題】半導体スイッチを過負荷による破壊から保護するための半導体スイッチ制御装置を提供する。
【解決手段】半導体スイッチに流れる電流を検出する電流検出手段と、
電圧を検出する電圧検出手段と、温度を検出する温度検出手段と、を備える。過渡熱抵抗値提供手段は、前記過電圧信号を受けてからの経過時間に応じた過渡熱抵抗値Z_thを前記演算手段に提供する。温度検出手段は、過電圧が生じたときの初期温度T_J0を検出する。演算手段は、検出電流値をI_ds、前記検出電圧値をV_dsとするとき、半導体スイッチの温度（式）：半導体スイッチの温度T_J＝I_ds×V_ds×Z_th＋T_J0によって算出する。 （もっと読む）

【課題】スイッチング回路（３０５）内の不感時間に適応して減少させること。
【解決手段】本発明の装置は、スイッチ（１０４、１０５）の不感時間／オーバーラップを測定する（４０６）オーバーラップ検出回路部（３１０）と、不感時間を最適レベル（４０７）（通常、いかなるオーバーラップも生じさせずに、可能な最小限の不感時間）に設定する（４０８）制御回路部（３２０）とを含む。不感時間／オーバーラップは、スイッチ（５０１）を通る電流、電源（６０１）への電流、スイッチ点における電圧波形（７１０、７１１、７１２）、またはスイッチ点における平均電圧波形８０３を測定することによって検出され得る。不感時間は、ドライバ（３０２、３０３）の前に遅延要素（９０２、９０３）を用いることによって、またはドライバタイミングを制御する回路部（３０２ａ／３２０ｂ）を用いることによって制御され得る。 （もっと読む）

【課題】直流給電において、負荷に過電流が流れた場合、負荷電流路を瞬時に自動的に遮断する。さらに、負荷短絡が発生した場合でも、瞬時に自動的に負荷電流路を遮断する。
【解決手段】第１コイルの一端に外部の直流電源の一方の極の電位が印加され、第１半導体素子の他端に外部の直流電源の他方の極の電位が印加されているとき、第１コイルの他端と第２コイルの他端間に所定の電流値を超えた電流が流れると、第１半導体素子の一端の電位により、第２制御端を制御し、さらに第２半導体素子の一端の電位により、第１制御端を制御し、第１半導体素子が有する電流路を遮断する。 （もっと読む）

【課題】負荷電流が大なる場合でも損失電力を小とし、システム全体を小型化し、その上電力効率も上げ得る負荷駆動回路を提供する。
【解決手段】信号源（４）と、信号源（４）よりの入力信号と負荷電流検出部（Ｒ３）よりの検出信号とを受けて差演算を行い、その出力をＯＰアンプ（１）の非反転入力端子に入力する演算回路（８）と、前記入力信号を受け、その極性に応じて、正又は負のコントロール信号を出力する可変／固定電圧選択回路（５）と、この可変／固定電圧選択回路からの正のコントロール信号を受けて所定の正電源電圧をＮＰＮ型トランジスタ（Ｑ１）に供給する第１の電源供給部（６）と、可変／固定電圧選択回路からの負のコントロール信号を受けて所定の負電源電圧をＰＮＰ型トランジスタ（Ｑ２）に供給する第２の電源供給部（７）と、を備える。 （もっと読む）

【課題】ＳＯＩ基板上に形成され、オン／オフ特性が高く、高周波信号の歪が少ない高周波信号用スイッチ回路を提供する。
【解決手段】ＳＯＩ基板上に形成された高周波信号用スイッチ回路１において、高周波入出力端子ＡＮＴを高周波端子ＴＸに接続するか高周波端子ＲＸに接続するかを切替えるスイッチ部１１と、負電位Ｖｓｓを生成する負電位発生回路と、スイッチ部１１を制御する制御部１３とを設ける。制御部１３には、正電位Ｖｄｄと負電位Ｖｓｓが供給され、スルートランジスタＴ１のゲート及びシャントトランジスタＴ３のゲートの一方に正電位Ｖｄｄを出力し他方に負電位Ｖｓｓを出力する差動回路１６と、スルートランジスタＴ１及びシャントトランジスタＴ３のバックゲートに対して、接地電位ＧＮＤ又は負電位Ｖｓｓを出力するＣＭＯＳインバータＩＮＶ１３及びＩＮＶ１４を設ける。 （もっと読む）

【課題】電荷分配を行う容量の容量値が小さくても、アンプの入力容量による出力誤差が小さい、高精度出力のサンプル・ホールド回路、シリアルＤＡＣの提供。
【解決手段】第１のスイッチ１１０を介して接続された第１及び第２の容量素子Ｃ１１，Ｃ１２と、差動回路と、を備え、前記差動回路は、差動入力対の第１入力が、前記第１の容量素子の一端Ｎ１１に第２のスイッチ１２１を介して接続され、第２入力が、前記第２の容量素子の一端Ｎ８に接続された差動入力段と、前記差動入力段の出力を入力に受け、出力がサンプル・ホールド回路の出力端子Ｎ９に接続されるとともに、第３のスイッチ１２２を介して、前記差動入力段の前記第１入力に接続される増幅段１６と、を備えている。 （もっと読む）