【課題】オン時にパワー素子の立ち上がりが遅くなることを抑制し、負荷への電力供給のバラツキを抑制する。
【解決手段】スイッチ部１３およびインピーダンス制御回路１４とにより構成されたクランプ動作オフ固定回路を備える。このクランプ動作オフ固定回路により、駆動電圧がクランプオフ制御基準電圧に相当する参照電圧ＲＥＦ２以下のときには、インピーダンス制御回路１４にてスイッチ部１３を導通させることで、クランプ制御回路８によるクランプ動作をオフさせる。これにより、スイッチング時の基準電圧の変動などによって過渡的にノイズが発生しても、パワー素子５がオン動作を開始するときにクランプ制御回路８が誤動作することを防止することが可能となる。 （もっと読む）

【課題】負荷と直列に電流検出用のトランジスタを介在させることなく、オン指令期間とオフ指令期間の両期間における電流を高精度に検出する。
【解決手段】オン指令期間では、センストランジスタ２３が負荷電流を検出する。オフ指令期間では、制御装置２５は、オン指令期間に取得した少なくとも２つの時点の検出電流値を用いることにより、既知の電源電圧ＶＢの下でリニアソレノイド２の時定数情報を算出し、その時定数情報と、オフ指令期間に移行する前に検出したオン指令期間の電流、電源電圧ＶＢなどに基づいて、オフ指令期間における負荷電流を演算する。コンパレータ２４は、オフ指令期間において出力電圧Ｖoutと基準電圧Ｖrefとを比較し、制御装置２５は、比較結果に基づいて還流ダイオード６のオープン故障を検出する。 （もっと読む）

【課題】落雷などの故障過渡電流が流れる間はスイッチング装置を開いて過電流が流れるのを防止する一方、その間、負荷電流が中断されない電力制御器システムを提供する。
【解決手段】電力制御器システム１０は、電気経路３１内に設けられた、負荷２０に電流を供給するスイッチング装置３０を備える。スイッチング装置３０の両端間の電圧または電流が所定のレベルを超えたとき、制御器５０がスイッチング装置１０を開くように構成する。スイッチング装置３０が開いているときも、並列電気経路６０を負荷に接続する回路１１内の誘導素子３２に蓄積された誘導エネルギーの放散により、負荷電流６１が並列電気経路６０および負荷２０に流れ続ける。 （もっと読む）

【課題】画像表示装置の昇圧回路の高効率化を図ることが可能な半導体チップと、それを用いた画像表示装置を提供する。
【解決手段】この携帯電話機では、昇圧回路８のトランジスタ１２の前段にバッファ１４を設け、バッファ１４の入力ノードの寄生容量値をトランジスタ１２のゲートの寄生容量値よりも小さく設定し、トランジスタ１２およびバッファ１４を１つの半導体チップ２１に搭載する。したがって、トランジスタ１２のゲートにおけるＰＷＭ信号φＰのレベル変化の鈍りを抑制することができ、昇圧回路の高効率化を図ることができる。 （もっと読む）

【課題】最小限の突入電流の発生にとどめることを課題としている。
【解決手段】
本発明は、誘導負荷、特に発電機（１２）の巻き線（１３）を所定の交流中間電圧に接続するための方法に関し、誘導負荷は、ブレーカー（１７）を用いて中間電圧に接続されている。突入電流を減少させるために、中間電圧が所定の位相にある場合に、接続がなされるように調節される。 （もっと読む）

【課題】センサや制御回路等の動作用電力を安定に得られるとともに、不所望な電力損失をなくすとともに、小形化が可能な負荷制御装置を提供すること。
【解決手段】定電圧ダイオード１５が導通していない期間、トランジスタ１８はオフ、トランジスタ２０がオンとなり、充電制御スイッチ１３はオンしている。これにより、作動用電源部１０は交流電源ＡＣの出力により充電される。定電圧ダイオード１５の導通電圧（所定電圧）に達すると、トランジスタ２３はベースにバイアス信号を供給されてオンする。したがって、インバータ８の入力がロー、出力がハイになって、ＦＥＴ５がオンする。一方、トランジスタ１８はオン、トランジスタ２０がオフとなり、充電制御スイッチ１３はオフする。 （もっと読む）

【課題】半導体スイッチがオフ状態からオン状態へ、或いはオン状態からオフ状態へ切換えられるときに半導体スイッチの損失を低減する新規な半導体スイッチの多段ドライブ回路を実施するための方法及び装置を提供する。
【解決手段】損失の低減は、半導体スイッチが切換える第１の時間期間中に半導体スイッチ両端のｄｖ／ｄｔに影響を与えることなく達成される。この損失の低減は、従って半導体スイッチが切換えるときの第１の時間期間中の急速なｄｖ／ｄｔによって発生する雑音をごくわずかしか増大させずに達成される。スイッチングロスのこの低減を達成するための回路の構成は、同様の結果を達成するための他の半導体スイッチドライブ方式よりも製造中の許容誤差及び温度の影響を受けにくい利点を有する。 （もっと読む）

【課題】コンデンサの容量を小さくでき安価にＩＣ化できるゲート駆動回路。
【解決手段】直流電源V1の正極に起動抵抗R1を介して一端が接続された第１コンデンサC1と、第１電極と第２電極と第１制御電極とを有し第１コンデンサの一端に第１電極が接続され第２電極が直流電源の負極であるグランドに接続された第１スイッチQ3と、第３電極と第４電極と第２制御電極とを有し第３電極が第１スイッチの第２電極と直流電源の負極であるグランドに接続され第４電極が第１コンデンサの他端に接続された第２スイッチQ4と、第２スイッチの第３電極と第４電極とに並列に接続され一端が直流電源の負極であるグランドに接続された第２コンデンサC2と、パルス信号に基づきスイッチング素子のターンオフ時にスイッチング素子のゲートを第１コンデンサの他端及び第２コンデンサの他端に接続することによりスイッチング素子のゲートを負電圧にさせる負電圧制御部Q1,Q2とを有する。 （もっと読む）

【課題】スイッチングノイズの少ない電圧出力回路を提供する。
【解決手段】電圧出力回路１０では、出力トランジスタ１１は、入力電圧Ｖｉｎが印加される第１端子１６と負荷ＲＬが接続される第２端子１７の間に接続され、ゲート電極が第１ノードＮ１に接続される。第１プルアップ回路１２は、制御信号ＶｃがＬｏｗのときに、第１ノード電圧Ｖｎ１を引き上げる。プルダウン回路１３は、制御信号ＶｃがＨｉｇｈのときに導通して第１ノード電圧Ｖｎ１を引き下げる。ゲート電圧監視回路１４は、第１端子１６と第１ノードＮ１の間に接続され、差電圧ΔＶ＝Ｖｉｎ−Ｖｎ１が基準電圧Ｖｒｅｆより大きいときに導通して第２ノード電圧Ｖｎ２をＨｉｇｈにする。第２プルアップ回路１５は、第１端子１６と第１ノードＮ１の間に接続され、制御信号ＶｃがＬｏｗで且つ第２ノード電圧Ｖｎ２がＨｉｇｈのときに導通して第１ノード電圧Ｖｎ１を引き上げる。 （もっと読む）

【課題】出力変動が少なく動作の安定化に有利な半導体集積回路装置を提供する。
【解決手段】実施形態によれば、半導体集積回路装置は、電流経路が第１，第２電源電圧の間に直列接続される第１，第２トランジスタ（Ｍ１、Ｎ１）を有するインバータを備える出力回路３１と、一端が前記第１電源電圧に接続され、他端が前記第１トランジスタの制御端子に接続される第１ダイオード回路Ｄ１と、入力クロックが第１レベルの際に、前記第１トランジスタの制御端子の電荷を前記第２電源電圧に放出する電流経路を形成する調整回路３３とを具備する。 （もっと読む）

【課題】出力トランジスタの駆動用電源から引き抜かれる無駄な駆動制限電流を低減する。
【解決手段】駆動制限回路１１は、トランジスタ５に流れる検出電流Ｉｓを入力すると、それに応じた駆動制限電流をチャージポンプ回路６から制御ライン１２を介して引き抜くことにより、電流Ｉｍを保護開始電流値Ｉm1以下に制限する。電流引受回路２５は、トランジスタ４の保護開始電流値Ｉm1に対応してトランジスタ５に流れる検出電流値よりも小さく設定された引受電流Ｉａを流し込む。検出電流Ｉｓが引受電流Ｉａ以下のときは、検出電流Ｉｓは全て電流引受回路２５に流れ込むので、チャージポンプ回路６の出力電流は全てトランジスタ４のゲート駆動に使われる。 （もっと読む）

【課題】小型化及びコストダウンを図ることができるスイッチ素子駆動回路を提供する。
【解決手段】スイッチ素子駆動回路１０は、スイッチ素子１のゲート電極１ｇに二次巻線ｎ２が接続されたトランス１１と、トランス１１の一次巻線ｎ１に電流が流れるオン期間と一次巻線ｎ１に電流が流れないオフ期間を交互に設けて、スイッチ素子１をオン／オフさせる制御回路１２を備える。制御回路１２は、オン期間に一次巻線ｎ１に流れる電流に基づいて、スイッチ素子１に接続された負荷状態をモニタし、負荷状態に応じて二次側に供給する出力を制御する。 （もっと読む）

【課題】装置を大型化することなく且つ半導体スイッチの電圧のばらつきの影響を軽減して過電流を検出することが可能な過電流検出装置を提供する。
【解決手段】ＦＥＴ（Ｔ１）のドレインと、ＥＥＰＲＯＭ１２との間に、抵抗Ｒ１，Ｒ２の直列接続回路を含む分圧回路１５を設ける。従って、ＥＥＰＲＯＭ１２には、ＦＥＴ（Ｔ１）のドレイン電圧Ｖ１を抵抗Ｒ１とＲ２で分圧した電圧が供給され、この電圧が判定電圧ＶＭの嵩上げ電圧となる。その結果、ＦＥＴ（Ｔ１）のドレイン・ソース間電圧Ｖdsが大きく、判定電圧ＶＭがＥＥＰＲＯＭ１２の設定電圧の上限を超える場合であってもこの嵩上げ電圧が存在することにより、この電圧Ｖdsに応じた判定電圧ＶＭを設定することができ、過電流の発生を高精度に検出することが可能となる。 （もっと読む）

【課題】半導体素子のスイッチング時において、スイッチング損失の増加を抑制しつつ、サージ電圧を低減すること。
【解決手段】ｄｉ／ｄｔ帰還部２３は、ＩＧＢＴ１１Ｕがターンオフするときに、ＩＧＢＴ１１のコレクタ電流Ｉｃの時間変化に基づいて、帰還電圧ＶＦＢを生成する。また、ｄｉ／ｄｔ帰還部２３は、ＩＧＢＴ１１がターンオンするときに、図示せぬＦＷＤの転流電流ＩＦＷＤに基づいて、帰還電圧ＶＦＢを生成する。このようなｄｉ／ｄｔ帰還部２３は、帰還電圧ＶＦＢを駆動信号の電圧の一部として印加するタイミングを遅延させる遅延フィルタとして、ＬＰＦ回路２０１を備えている。ＬＰＦ２０１の遅延量、即ちインダクタンスＬｄを適度に調整することで、還流ダイオードの電圧におけるサージ電圧を低減させることができる。 （もっと読む）

【課題】ノイズ対策用のコンデンサＣ１を設置した場合であっても過電流を検出するための回路を正常に作動させることが可能な負荷制御装置を提供する。
【解決手段】プラス端子Ｐ１１とマイナス端子Ｐ１２より電力が供給されて駆動する制御回路１０により、ＦＥＴ（Ｔ１）のオン、オフを切り替えて、負荷ＲＬの駆動、停止を制御する場合に、マイナス端子Ｐ１２とグランドとを接続するアース線に、抵抗Ｒ５とダイオードＤ１の並列接続回路を設ける。従って、入力スイッチＳＷ１の投入時にプラス端子１１とマイナス端子１２の間に配置されたコンデンサＣ１の放電電流Ｉ２が流れる場合であっても、抵抗Ｒ５の電圧降下ＶＲ５によりマイナス端子Ｐ１２の電圧をグランドレベルよりも相対的に低くすることができ、コンデンサＣ１の両端電圧ＶＣ１を拡大させて、放電電流Ｉ２を抑制し、電圧Ｖ１の低下を抑えることができる。 （もっと読む）

【課題】ノイズ対策用のコンデンサＣ１を設置した場合であっても過電流を検出するための回路を正常に作動させることが可能な負荷制御装置を提供する。
【解決手段】ＦＥＴ（Ｔ１）のゲートとドレインとの間に第２のコンデンサＣ２を設けることにより、点Ｐ１の電圧Ｖ１が減少した場合に、ＦＥＴ（Ｔ１）のゲート電流がコンデンサＣ２側にバイパスしてＦＥＴ（Ｔ１）に流れ、ＦＥＴ（Ｔ１）のゲートに供給される電荷量が低減する。このため、ＦＥＴ（Ｔ１）のドレイン電流の増加を抑制でき、電圧Ｖ１の急激な変動を防止できる。その結果、比較器ＣＭＰ１が作動不能となる程度まで電圧Ｖ１が低下することを防止でき、比較器ＣＭＰ１が誤動作することを防止できる。 （もっと読む）

【課題】半導体素子のスイッチング時において、スイッチング損失の増加を抑制しつつ、サージ電圧を低減すること。
【解決手段】電子回路１は、ＩＧＢＴ１１と、ＦＷＤ１２と、半導体素子駆動回路１３と、を備えている。半導体素子駆動回路１３は、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅを可変することによって、ＩＧＢＴ１１のターンオン及びターンオフを制御する。半導体素子駆動回路１３のｄｉ／ｄｔ帰還部２３は、電子回路１の主電流であるＩＧＢＴ１１のコレクタ電流Ｉｃの時間的変化、即ち時間微分値ｄＩｃ／ｄｔに基づき帰還電圧ＶＦＢを生成し、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅの一部として加算する。 （もっと読む）

【課題】ＦＥＴ（Ｔ１）のドレイン電圧の低下量が大きくなった場合であっても過電流を検出するための回路を正常に作動させることが可能な負荷制御装置を提供する。
【解決手段】ＦＥＴ（Ｔ１）のゲートとドレインとの間にコンデンサＣ１を設けることにより、点Ｐ１の電圧Ｖ１が減少した場合に、ＦＥＴ（Ｔ１）のゲート電流がコンデンサＣ１側にバイパスしてＦＥＴ（Ｔ１）に流れ、ＦＥＴ（Ｔ１）のゲートに供給される電荷量が低減する。このため、ＦＥＴ（Ｔ１）のドレイン電流の増加を抑制でき、電圧Ｖ１の急激な変動を防止できる。その結果、比較器ＣＭＰ１が作動不能となる程度まで電圧Ｖ１が低下することを防止でき、比較器ＣＭＰ１が誤動作することを防止できる。 （もっと読む）

【課題】複数の負荷の駆動状態に応じて、スイッチング損失の低減とノイズの抑制とを図ることができる負荷駆動装置を提供する。
【解決手段】複数の負荷２Ａ〜２Ｄについて個別に設けられ、半導体スイッチング素子５，６により前記負荷をスイッチング駆動する複数の負荷駆動手段３Ａ〜３Ｄで、台形波傾き制御プリドライバ７が、ＮチャネルＭＯＳＦＥＴ５，６のゲートに対してそれぞれ台形波状のパルス信号を出力する場合に、台形波の立上り及び立下りの傾きを変更可能に構成し、４チャネル駆動の場合は傾きを大きく、１チャネル駆動の場合は台形波の傾きを小さくする。 （もっと読む）

【課題】センス比の温度分布依存性を除去し、センスＭＯＳＦＥＴによる電流検出の精度を向上できる電流制御用半導体素子、およびそれを用いた制御装置を提供することにある。
【解決手段】電流制御用半導体素子１は、同一半導体チップ上に、電流を駆動するメインＭＯＳＦＥＴ７と、メインＭＯＳＦＥＴ７に並列に接続し、メインＭＯＳＦＥＴの電流を分流して電流検出を行うためのセンスＭＯＳＦＥＴ８とを有する。メインＭＯＳＦＥＴは、複数のチャネルを有し、一列に配列されたマルチフィンガーＭＯＳＦＥＴを使用して形成される。マルチフィンガーＭＯＳＦＥＴ７の中心から、最も遠いチャネルまでの距離をＬとすると、マルチフィンガーＭＯＳＦＥＴの中心から（Ｌ／（√３））の位置に最も近いチャネルを、センスＭＯＳＦＥＴ８のチャネルとして使用する。 （もっと読む）