【課題】外部から印加された電圧のノイズを減少させて電圧を安定化させる半導体集積回路を提供する。
【解決手段】本発明は、電圧ノイズを減少させて電圧を安定化させる半導体集積回路において、第１電圧パッド１、第２電圧パッド３、及び前記第１電圧パッド１と前記第２電圧パッド３との間に接続された電圧安定化部１００を含み、前記第１電圧パッド１は、第１内部回路１０に接続され、前記第２電圧パッド３は、第２内部回路２０に接続されることを特徴とする。 （もっと読む）

【課題】本発明の目的は、電源で発生したノイズにより誤動作しないパワーゲーティング機能を備えた電子回路装置を提供することにある。
【解決手段】上記課題を解決するため、本発明の電子回路装置は、第一回路と、第一電源と接続したと第二回路と、前記第一回路の信号出力に応じて遮断信号を出力する遮断信号出力部と、前記遮断信号に応じて、前記第二回路と前記第一電源との接続を制御するスイッチ制御信号の出力を遮断する電源制御部と、前記スイッチ制御信号に応じて前記第二回路と前記第一電源との接続を行い、前記スイッチ制御信号が遮断状態に移行した場合は一定時間の間該第二回路と該第一電源との接続を維持するスイッチ部とを有することを特徴とする。 （もっと読む）

【課題】 制御信号を駆動電圧を発生させるレベルシフタを提供することを目的とする。
【解決手段】 該レベルシフタは、一端が前記制御信号及び参考電圧とカップリングし、他端が前記駆動電圧及び補助電圧とカップリングする貯蔵用キャパシターと、前記制御信号及び前記参考電圧の一つを選択し前記貯蔵用キャパシターの一端に提供し、前記駆動信号及び前記補助電圧の一つを選択し前記貯蔵用キャパシターの他端に提供する選択スイッチ組と、を備えて成る。前記選択スイッチ組が前記参考電圧及び前記補助電圧を選択し前記貯蔵用キャパシターに提供することにより、前記貯蔵用キャパシターが前記制御信号及び前記駆動電圧とカップリングする際に、前記貯蔵用キャパシターは前記制御信号の電圧レベルが上昇するようにすることを特徴とする。本発明は表示画面駆動回路と映像表示系統も提供する。 （もっと読む）

【課題】バスで消費される電力を低減する。
【解決手段】半導体集積回路装置５０には、複数の駆動回路と、複数のバスと、複数の受信回路とが設けられる。駆動回路１には、Ｐｃｈ ＭＯＳトランジスタＰＭＴ１、Ｐｃｈ ＭＯＳトランジスタＰＭＴ２、Ｎｃｈ ＭＯＳトランジスタＮＭＴ１、及びコンデンサＣ_１が設けられる。バス２は駆動回路１から出力される出力信号Ｓｏｕｔを受信回路３に伝送する。バス２には低電位側電源（接地電位）Ｖｓｓとの間に負荷容量としてのバス容量Ｃ_０が形成される。受信回路３はバス２から伝送される駆動回路１の出力信号Ｓｏｕｔを入力する。出力信号ＳｏｕｔはコンデンサＣ_１の容量とバス容量Ｃ_０により振幅が小さくなり、バス２で消費される電力が削減される。 （もっと読む）

【課題】
部品の着脱作業を要することなく、簡単に、発振器等磁気回路を備えた装置単体での、周波数特性の検査を可能とした電気的に制御される磁気回路を備えた装置の駆動回路を提供する。
【解決手段】
信号レベル調整部１４と積分回路部１５とを具備する電気的に制御される磁気回路を備えた装置の駆動回路であって、前記積分回路部がＯＰアンプ２３と、該ＯＰアンプに対して並列に接続されたコンデンサ２７と、並列に接続された負帰還用の抵抗２８と、該抵抗を前記ＯＰアンプに対して継断するスイッチング手段３３，３２とを有し、該スイッチング手段が前記抵抗を断状態とすることで、前記積分回路部が積分回路として動作し、前記スイッチング手段が前記抵抗を継状態とすることで、前記積分回路部が増幅回路として動作する様構成した。
（もっと読む）

【課題】オペアンプが有するオフセット電圧による影響を回避し、高精度に過電流の発生を検出することが可能な差動増幅装置及び過電流保護装置を提供する。
【解決手段】スイッチング用のＭＯＳＦＥＴ（Ｔ１）のドレインとグランドとの間に設けられる、抵抗Ｒ３，Ｒ４，Ｒ５の直列接続回路と、ＭＯＳＦＥＴ（Ｔ１）のソースとグランドとの間に設けられる、抵抗Ｒ１，抵抗Ｒ２，トランジスタ（Ｔ２）の直列接続回路とを備える。更に、アンプ（ＡＭＰ１）の正転入力端子ａ１と点ａとの間に設けられた抵抗Ｒ７から電流Ｉｘを引き抜き、且つ、アンプ（ＡＭＰ１）の反転入力端子ｂ１と点ｂとの間に設けられた抵抗Ｒ８から電流Ｉｙを引き抜くことにより、点ａと点ｂとの間に生じる電圧Ｖabを低減させる。 （もっと読む）

【課題】MOSトランジスタ29のターンオン及びターンオフのスイッチングスピード制御を、低コスト及び様々な仕様のMOSトランジスタに対し汎用性高く実現すること。
【解決手段】MOSトランジスタ29のターンオン動作における出力電圧上昇期間に、第1のクリップ回路37及び抵抗42から決まる一定電流をMOSトランジスタ29のゲート端子へ入力することにより、線形性の高い上昇スルーレートを得ることを実現し、さらにMOSトランジスタ29のターンオフ動作における出力電圧下降期間に、第2のクリップ回路38及び抵抗42から決まる一定電流をMOSトランジスタ29のゲート端子に入力することにより、線形性の高い下降スーレートを得ることを実現する。 （もっと読む）

【課題】負荷を駆動する場合に、電源電圧が変動してしまったときでも、制御の対象の負荷の変動を抑えることができる技術が求められている。
【解決手段】負荷制御装置１０は、定電圧源が省かれており、デューティ比調整手段として第１２の抵抗Ｒ１２とツェナーダイオードＺＤ１を有している。従来、定電圧源の出力に接続していた第１のトランジスタＱ１、第２のトランジスタＱ２、第３のトランジスタＱ３、第３の抵抗Ｒ３、第６の抵抗Ｒ６、第９の抵抗Ｒ９、第１１の抵抗Ｒ１１の端子が、バッテリＢＴの正極端子に接続される。また、第１２の抵抗Ｒ１２の一方の端子がバッテリＢＴの正極端子に接続され、他方の端子がツェナーダイオードＺＤ１のカソードに接続され、ツェナーダイオードＺＤ１のアノードは、第２の比較器ＣＰ２の非反転入力端子に接続される。 （もっと読む）

【課題】リセット回路の回路規模を小さくする。
【解決手段】電源電圧の電圧レベルに応じて、電源電圧を用いる回路に対してリセット指示又はリセット解除を示すリセット信号を出力するリセット回路であって、電源電圧が所定の第１閾値レベルより高いかどうかを検出する電圧検出回路と、電圧検出回路の検出結果に基づいて、電源電圧が第１閾値レベルより高い場合にキャパシタを充電し、電源電圧が第１閾値レベルより低い場合にキャパシタを放電する充放電回路と、キャパシタの電圧が所定の第２閾値レベルより低い場合、リセット指示を示す一方の論理レベルにリセット信号を変化させ、キャパシタの電圧が第２閾値レベルより高い場合、リセット解除を示す他方の論理レベルにリセット信号を変化させるＭＯＳインバータ回路とを備える。 （もっと読む）

【課題】 電源変動等が生じると、外部からの割込信号により不定期間を待って再度分周データをＰＬＬシンセサイザーＩＣに書き込むことで、安定的にロック状態に復帰させることができるＰＬＬシンセサイザー回路を提供する。
【解決手段】 ＰＬＬシンセサイザーＩＣ１０６の電源投入時又は電源変動時にマイクロプロセッサ（ＣＰＵ）１０４への割込を監視手段が発生させ、ＣＰＵ１０４はＰＬＬシンセサイザーＩＣ１０６の電源投入後又は電源変動後の不定期間に相当する期間を待って、分周データをＰＬＬシンセサイザーＩＣ１０６に出力して書き込みを行い、更に分周データ出力後にロック状態となるまでの期間ウエイトするＰＬＬシンセサイザー回路である。 （もっと読む）

【課題】電源電圧が低下した場合でも、制御対象とする半導体素子を適切に制御することができる半導体素子制御装置を提供する。
【解決手段】電圧付与回路１８は、電源電圧Ｖccを所定の閾値電圧Ｖthと比較して、Ｖcc≦Ｖthであれば、プリドライブ回路２のグランド側端子にグランドレベル近傍の電圧である仮想グランド電圧Ｖcpを付与し、Ｖcc＞Ｖthであれば、前記グランド側端子に電源電圧Ｖccとクランプ制御用電圧Ｖgsとの差電圧を付与する。 （もっと読む）

【課題】無駄な電力消費を抑えて負荷を駆動する駆動回路を実現する。
【解決手段】本発明の定電流ドライバ１は、負荷５に定電流を流す定電流回路２と、負荷５に駆動電圧Ｖｏを出力する内部電源３とを備える。定電流回路２は、出力部２１および入力部２２から構成されるカスコードカレントミラー回路を備え、トランジスタ２ａとトランジスタ２ｂとの接続点Ａにおける電圧ＶＡと、トランジスタ２ｃとトランジスタ２ｄとの接続点Ｂにおける電圧ＶＢとをコンパレータ４において比較する。内部電源３は、比較結果に応じて、電圧ＶＡと電圧ＶＢとが等しくなるように、駆動電圧Ｖｏを制御する。ここで、電圧ＶＢは、トランジスタ２ｄの飽和ドレイン電圧程度であるので、トランジスタ２ｂも飽和ドレイン電圧程度で動作することとなる。したがって、駆動電圧Ｖｏは必要以上に昇圧されず、無駄な電力消費を抑えることができる。 （もっと読む）

【課題】 コストを抑制しつつ、高調波を充分に除去でき、任意の折線波形及びそれに近似の曲線波形を生成することができ、良好なノイズ特性と損失特性を実現することができるスイッチング回路を提供すること。
【解決手段】 パワートランジスタＭ１を駆動する制御パルスを生成する制御パルス生成部２と、規範電圧波形追従駆動部４へ入力する信号波形を、予めノイズ特性と損失特性を設定した波形にして出力する規範電圧波形生成部３を備え、規範電圧波形生成部３は、制御パルスから複数段で折った波形を生成する折線波形生成部３１と、折線波形生成部３１の出力波形のノイズ成分を除去するRCローパスフィルタ３２を備えた。 （もっと読む）

【課題】 コストを抑制しつつ、フィードバックにより波形生成を安定させ、良好なノイズ特性と損失特性を実現することができるスイッチング回路を提供すること。
【解決手段】 規範電圧波形追従駆動部４によりスイッチング素子４４を駆動して負荷を作動させるスイッチング回路１において、規範電圧波形追従駆動部４へ入力する信号波形を、予めノイズ特性と損失特性を設定した波形にして出力する規範電圧波形生成部３を備え、規範電圧波形追従駆動部４は、カレントミラーの回路構成によりフィードバックの差動処理を行う比較部４１を備えた。 （もっと読む）

【課題】 装置に依存することなく良好なノイズ特性と損失特性を実現することができるスイッチング回路を提供すること。
【解決手段】 フィードバック回路部４１を備える規範電圧波形追従駆動部４によりスイッチング素子を駆動して負荷を作動させるスイッチング回路１において、フィードバック回路部４１を備える規範電圧波形追従駆動部４へ入力する信号波形を、予めノイズ特性と損失特性を設定した波形にして出力する規範電圧波形生成部３を備えた。 （もっと読む）

【課題】リセット信号の発生をより簡便な設計により達成することが可能なオートクリア回路を提供する。
【解決手段】電源電圧Ｖｃｃを有する電源端子Ｖ１に接続され、電源電圧Ｖｃｃより低い２次電圧Ｖａを出力する電圧供給端子Ｖ２を有する電圧供給手段１０と、電圧供給端子Ｖ２とノードＮＮ及びノードＮＢとの間に接続されたスイッチ手段１１と、ノードＮＮと接地端子との間に接続され、ノードＮＮの電位を分割したノード電位ＶＮＡを出力する電位分割手段１２と、ノードＮＢと接地端子との間に接続され、電位分割手段１２が出力したノード電位ＶＮＡに基づいてノードＮＢを充電又は放電する充放電手段１３と、ノードＮＢの電位を保持して信号を出力端子１５より出力すると共に、信号をスイッチ手段１１に与えて開閉動作を制御するラッチ手段１４とを備える。 （もっと読む）

【課題】動作期間を短縮せずに、サンプリングキャパシタを次段の動作に使って、キャパシタによる熱雑音を削減することができるスイッチドキャパシタ回路及びその応用回路を提供すること。
【解決手段】２つのキャパシタＣF11、ＣF12を用意して、これらのキャパシタによってサンプリングと次段増幅とを交互に行い、各キャパシタに関してみれば、サンプリング→増幅→次段増幅→休止を繰り返すものである。このとき、２つのキャパシタＣF11、ＣF12がサンプリングと次段増幅とを交互に同時に併行して行うことによりサンプリングキャパシタを次段の増幅に使うにもかかわらず、動作期間を短縮する必要がなく雑音の削減が可能となる。 （もっと読む）

【課題】フライバック電圧検出回路がフライバック電圧ＶＺを検出するときの精度が向上するインダクタンス負荷駆動装置を提供する。
【解決手段】インダクタンス負荷Ｌは、バッテリー電圧を供給する電源ＶＢＡＴと出力用ノードＮｏｕｔとの間に接続されている。スイッチＭＯは、出力用ノードＮｏｕｔと電源ＧＮＤとの間に接続され、制御信号Ｓｃ１、Ｓｃ２に応じてそれぞれオン、オフする。クランプ回路Ｄ１、Ｄ２は、スイッチＭＯがオフしたときに、フライバック電圧ＶＺを発生する。フライバック電圧検出回路２０は、電源ＶＢＡＴと検出用ノードＮｄとの間に接続された負荷抵抗ＲＬと、検出用ノードＮｄと電源ＧＮＤとの間に接続されたトランジスタＭＳとを具備している。そのトランジスタＭＳは、出力用ノードＮｏｕｔに供給される電圧を監視し、フライバック電圧ＶＺの有無を表すフライバック電圧検出信号ＦＢを検出用ノードＮｄに出力する。 （もっと読む）

【課題】簡単な構成で、半導体素子の劣化や破壊を防止すること。
【解決手段】ＥＣＵ２０からのＰＷＭ信号によって＋Ｂ電源からの電力を負荷に供給する半導体素子としてのＭＯＳＦＥＴ８１がオン／オフされ、電源回路３０からワンチップ上に搭載される、ワンチップの温度上昇を検出する温度検出回路８３、該温度検出回路８３の検出出力を保持するラッチ回路８４及び該ラッチ回路８４の出力に応じてＭＯＳＦＥＴ８１のゲート入力を遮断するゲート遮断回路８５を含む過熱保護手段を駆動させるための駆動電力が供給され、その温度検出回路８３が作動してゲート遮断回路８５がオンし、ＭＯＳＦＥＴ８１のゲート遮断による保護動作が行われるとともに、ＥＣＵ２０からのＰＷＭ信号の供給が無くなると、タイマ手段としてのタイマ回路４０によって所定期間だけ電源回路３０による駆動電力の供給が継続されるようにした。 （もっと読む）

【課題】ゲートコレクタ間容量が大きい場合でも、キャパシタンスを大きくすることなく、ターンオン損失を低減することができる電圧駆動型素子を駆動するための駆動回路を提供することにある。
【解決手段】
本発明では、駆動回路の最終段トランジスタＴｒ１の出力点とＩＧＢＴのゲート端子Ｇとの間を、ゲート抵抗Ｒｇ１を介して接続し、ゲート抵抗Ｒｇ１にコンデンサＣｅｘの一端を接続し、コンデンサＣｅｘの他端を駆動回路の電源Ｖｃｃへ接続している。ＩＧＢＴのゲートエミッタ間容量Ｃｇｅに蓄積された電荷が、ＩＧＢＴのゲートコレクタ間容量Ｃｇｃへ放電された後、コンデンサＣｅｘを介して、電源Ｖｃｃから少なくともゲートエミッタ間容量Ｃｇｅを充電する。 （もっと読む）