【課題】電磁負荷を駆動する内燃機関制御装置において、電磁負荷の駆動周期が短い場合でも、該電磁負荷の故障診断精度を向上させ、ノイズに影響されない高速制御を安定して行う。
【解決手段】電磁負荷制御装置において、前記電圧異常を検出する手段をマスクするためのマスク手段を備え、前記マスク手段は、前記電圧異常の検出タイミングを、電磁負荷遮断と電磁負荷の通電とが繰り返される電磁負荷の通電開始タイミングに合わせて設定してあり、電磁負荷の通電遮断時より一定時間を内部タイマによってカウントすることにより、前記一定時間内に検出された電圧異常の誤検出をマスクするように構成する。 （もっと読む）

【課題】スイッチング素子の立ち上がりの速度を高速に維持しつつ、スイッチング素子を駆動するドライバ回路の消費電流を削減することができる負荷駆動装置を提供する。
【解決手段】負荷１０に接続されるスイッチング素子５０と、定電流を生成する定電流生成部３０と、定電流生成部３０から流れ込む定電流の大きさに応じたオン時間でスイッチング素子５０をオンするドライバ回路４０と、を備えた構成とする。そして、定電流生成部３０は、スイッチング素子５０がオンするオン時間に達するまではドライバ回路４０に第１電流量の大きさの定電流を流すことでスイッチング素子５０の立ち上がりの速度を高速に維持する。また、定電流生成部３０は、スイッチング素子５０がオンするオン時間が経過した後はドライバ回路４０に第１電流量よりも小さい第２電流量の定電流を流すことでドライバ回路４０の消費電流を削減する。 （もっと読む）

【課題】制御部及びゲート駆動部によって消費される電力を抑制しつつ、負荷の起動時に突入電流を流しきることが可能な電子リレーを提供する。
【解決手段】商用電源６と負荷７に直列接続され、トランジスタ構造を有するスイッチ素子を用いた開閉部１１と、負荷の起動及び停止を制御する制御部１２と、制御部１２とは絶縁され、スイッチ素子のゲート電極にゲート駆動信号を出力するゲート駆動部１３と、制御部１２及びゲート駆動部１３を動作させるための電力を確保する電源部１４を備え、制御部１２は、負荷７の起動時に、ゲート駆動部１３に、所定時間だけスイッチ素子のゲート電極に対して、定常安定動作時よりも多くの駆動電力を供給させる。 （もっと読む）

【課題】ゲート駆動信号を電源用トランスによって適切に伝達することができるゲート駆動回路を提供する。
【解決手段】ゲート駆動信号を電源用トランス２により絶縁伝達するゲート駆動回路１であって、一次側電圧の駆動タイミングを生成するタイミング生成部４と、駆動タイミングに基づいて一次側電圧を出力するトランス駆動回路部３と、二次側電圧に含まれるパターン信号でゲート駆動信号を検出するパターン検出部６及びフリップフロップ回路部８とを備え、タイミング生成部４は、ゲート駆動信号を時間Ｔ１だけ遅延させ、ゲート駆動信号の極性反転タイミングから時間Ｔ１経過までの期間は一次側電圧Ｖ_Ｔ１の極性反転を禁止し、時間Ｔ１経過直後にゲート駆動信号に応じて時間Ｔ１よりも短い時間幅Ｔ２,Ｔ３をもつパルス状極性反転を有するパターン信号が一次側電圧Ｖ_Ｔ１に含まれるように駆動タイミングを生成する。 （もっと読む）

【課題】ドライブ能力およびスルーレートを調節可能な出力ドライバを備え、従来よりも微細化することができる半導体装置を提供する。
【解決手段】半導体装置は、コア回路から転送されるデジタルデータを出力するために複数のサブドライバを含む出力ドライバＯＤと、サブドライバを選択するセレクタとを備える。各サブドライバは、デジタルデータに従って出力データを立ち上げまたは立ち下げるために、第１の電源ＰＳ１と出力配線ＷＯＵＴとの間に接続された出力トランジスタＴＰ３０と、出力トランジスタＴＰ３０のゲートと第２の電源ＶＳＳとの間に直列に接続されたスイッチングトランジスタＴＮ３３およびスルーレート調整トランジスタＴＮ３４とを備える。各スルーレート調整トランジスタＴＮ３４は、出力データの立ち上がりまたは立ち下がりのスルーレートを決定するために調整されたゲート電位をセレクタによって選択的に与えられる。 （もっと読む）

【課題】マルチプレクサとクロック分割回路との間における相互の電源ノイズの影響を低減する。
【解決手段】外部クロック信号ＣＫに基づいて内部クロック信号ＬＣＬＫ１を生成するＤＬＬ回路１００と、内部クロック信号ＬＣＬＫ１に基づいて、互いに位相の異なる内部クロック信号ＬＣＬＫ２，ＬＣＬＫ２Ｂを生成するクロック分割回路２００と、内部データ信号ＣＤ，ＣＥに基づいて、クロック信号ＬＣＬＫ２，ＬＣＬＫ２Ｂにそれぞれ同期した内部データ信号ＤＱＰ，ＤＱＮを出力するマルチプレクサ３００とを備える。クロック分割回路２００に供給される内部電源電圧ＶＰＥＲＩ２とマルチプレクサ３００に供給される内部電源電圧ＶＰＥＲＩ３は、互いに異なる電源回路８２，８３によって生成され、且つ、該半導体装置内で分離されている。これにより、相互にノイズの影響を及ぼし合うことがなくなる。 （もっと読む）

【課題】トランジスタを用いたスイッチ回路を有するデジタル回路において、電源電圧、入力信号の振幅、トランジスタのしきい値電圧の関係に応じて適切に入力信号を補正し、好適な回路動作を可能とする。
【解決手段】電源電位（ＶＤＤ、ＶＳＳ）が供給される第１のトランジスタ（３２、３３）を有するスイッチ回路（３１）と、入力信号が印加される入力端（ＩＮ）と第１のトランジスタの制御端子（ゲート）との間に接続された補正回路（３４、３６）とを有し、前記制御端子と入力端との間に接続された容量（Ｃ２、Ｃ３）と、該容量と前記制御端子との間のノード（Ｎ５、Ｎ６）と電源電位との間に設けられた、第１のトランジスタと概ね同じしきい値を有するダイオード接続された第２のトランジスタ（３５、３７）と、第２のトランジスタに直列に接続されたスイッチ（ＳＷ２、ＳＷ３）とを有するデジタル回路（３０）を提供する。 （もっと読む）

【課題】入力信号の変化に応じて直流電源の非接地電圧と接地電圧の間で反転する電圧を出力する回路であり、非接地端子に接続されている電源線に生じる電圧変動を抑制する。
【解決手段】電流制限素子１４とスイッチング回路１６が直列に接続されており、電流制限素子とスイッチング回路の中間点２２の電圧を出力する。スイッチング回路の導通時にスイッチング回路を流れる電流が電流制限素子によって制限される。直流電源の非接地端子に接続されている電源線１２に生じる電圧変動が抑制され、電源線１２に接続されているアナログ回路等の動作が安定する。 （もっと読む）

【課題】低消費電力で高速シリアル伝送が可能な半導体装置を提供する。
【解決手段】実施形態によれば、インタフェース部と、駆動回路部と、スイッチ部と、電源回路部と、を備えた半導体装置が提供される。前記インタフェース部は、フローティング状態のバックゲートを有しＳＯＩ基板上に設けられた第１のＭＯＳＦＥＴを含み、入力したシリアルデータの端子切替信号をパラレルデータに変換する。前記電源回路部は、ソースに接続されたバックゲートを有し前記ＳＯＩ基板上に設けられた第２のＭＯＳＦＥＴを含み、前記インタフェース部に供給される電源の電位よりも高いオン電位を生成する。前記駆動回路部は、ソースに接続されたバックゲートを有し前記ＳＯＩ基板上に設けられた第３のＭＯＳＦＥＴを含み、前記パラレルデータに応じて、前記オン電位をハイレベルとする制御信号を出力する。前記スイッチ部は、前記ＳＯＩ基板上に設けられ、前記制御信号を入力して端子間の接続を切り替える。 （もっと読む）

【課題】本発明の実施形態は、高周波スイッチ回路の高周波特性の良否を簡便に判定することができる半導体装置およびその検査方法を提供する。
【解決手段】実施形態に係る半導体装置は、複数の高周波端子と、共通高周波端子と、の間の信号経路を、前記高周波端子と前記共通高周波端子との間に直列に設けられた複数のＦＥＴにより切り替える高周波スイッチ回路を有する半導体装置であって、前記共通高周波端子に接続された複数のＦＥＴを含む半導体スイッチと、前記半導体スイッチを介して前記共通高周波端子に接続された発振回路と、前記発振回路の出力を入力とする検波回路と、前記検波回路の出力端子と、を備える。 （もっと読む）

【課題】 パワーオンまたはパワーダウンを検出するリセット回路を誤動作することなく動作させ、パワーオン時にリセット信号を正常に出力する。
【解決手段】 電源検出回路は、電源電圧が第１電圧を超えたときにパワーオン状態を示すパワーオン信号を活性化するとともに、初期化信号の活性化中に初期化される。スタータ回路は、電源電圧線と接地線の間に直列に配置された抵抗素子、遮断スイッチおよびキャパシタを有し、抵抗素子と遮断スイッチとを接続する第１接続ノードから初期化信号を出力する。遮断スイッチは、パワーオン信号の活性化中にオフする。このため、パワーオン状態中に、抵抗素子を介してキャパシタが充電されることを防止できる。この結果、キャパシタのＴＤＤＢの劣化を確実に防止でき、リセット回路を搭載する半導体装置およびシステムの誤動作を防止できる。 （もっと読む）

【課題】クロスバー回路のコンフリクトを解決する。
【解決手段】クロスバー回路はデータ入力経路１２およびデータ出力経路５０のアレイを有し、各交差点にはルーティング値を記憶するようにプログラム可能な構成記憶回路と、伝送回路と、アービトレーション回路とを備えるクロスバーセル２０が提供される。アービトレーション回路は、適応型優先順位スキームを適用するために、同じデータ出力経路と関連する他のクロスバーセルのアービトレーション回路と組み合わせて動作して、該複数のビット線上の電圧を選択的に修正するように動作可能である。同じデータ出力経路に複数の伝送要求がある場合、同じデータ出力経路と関連する唯一のクロスバーセルの構成記憶回路は、第１の値にプログラムされるルーティング値を有し、適応型優先順位スキームに従い複数の伝送要求間のコンフリクトを解決する。さらに、各クロスバーセルは優先順位記憶回路を備える。 （もっと読む）

【課題】オン時にパワー素子の立ち上がりが遅くなることを抑制し、負荷への電力供給のバラツキを抑制する。
【解決手段】スイッチ部１３およびインピーダンス制御回路１４とにより構成されたクランプ動作オフ固定回路を備える。このクランプ動作オフ固定回路により、駆動電圧がクランプオフ制御基準電圧に相当する参照電圧ＲＥＦ２以下のときには、インピーダンス制御回路１４にてスイッチ部１３を導通させることで、クランプ制御回路８によるクランプ動作をオフさせる。これにより、スイッチング時の基準電圧の変動などによって過渡的にノイズが発生しても、パワー素子５がオン動作を開始するときにクランプ制御回路８が誤動作することを防止することが可能となる。 （もっと読む）

【課題】端子切替時の応答特性を改善した半導体スイッチを提供する。
【解決手段】電源回路部は、正の電源電位よりも高い第１の電位と、負の第２の電位と、を生成する。駆動回路部は、前記電源回路部に接続され、端子切替信号に応じて前記第１の電位をハイレベルとし前記第２の電位をローレベルとする制御信号を出力する。スイッチ部は、制御信号を入力して端子間の接続を切り替える。前記駆動回路部は、第１と、第２のレベルシフタと、第１の回路と、を有する。前記第２のレベルシフタは、前記第１のレベルシフタの出力電位に応じて互いに排他的にオンする第２のハイサイドスイッチと第２のローサイドスイッチとを有し、前記制御信号を出力する。前記第１の回路は、前記端子切替信号に応じて、前記制御信号の電位の変化よりも前に前記第２のローサイドスイッチに前記電源電位を供給し、または前記ハイサイドスイッチに前記接地電位を供給する。 （もっと読む）

【課題】ハイサイドスイッチとして用いられるＮチャネル型のＭＯＳＦＥＴのターンオフ動作に際し、簡単な構成でオフ時間Ｔｏｆｆと立下り時間Ｔｆの最適化が可能な負荷駆動回路を提供する。
【解決手段】電源３と負荷１との間に接続されたハイサイドスイッチとしてパワーＭＯＳＦＥＴ２を用いた負荷駆動回路１０であって、パワーＭＯＳＦＥＴ のゲート電圧Ｖｇと電源３の電源電圧Ｖｐとを比較する比較回路１１と、パワーＭＯＳＦＥＴ２のターンオフ動作においてパワーＭＯＳＦＥＴ２のゲート端子から電荷を放電させる遮断回路１２とを具備し、遮断回路１２によってパワーＭＯＳＦＥＴ２のゲート端子から電荷を放電させる放電速度は、ゲート電圧Ｖｇが電源電圧Ｖｐより高い場合の放電速度よりも、ゲート電圧Ｖｇが電源電圧Ｖｐより低い場合の放電速度が遅くなるように設定されている。 （もっと読む）

【課題】昇圧した電圧でＬＣＤを駆動するような場合でも、その共用の入出力端子から実用的な出力データ信号の出力が可能となる。
【解決手段】入出力回路１００において、スリーステート出力バッファが出力データ信号とＬＣＤ駆動信号の両方に対してそれぞれ第１、第２出力バッファ１０６、１０８として設けられ、第１出力バッファ１０６を構成するＰチャンネルＭＯＳトランジスタ１１６のソース端子に電源電圧Ｖ１が供給され、且つ出力データ信号が出力として選択されていない状態でＰチャンネルＭＯＳトランジスタ１１６、１１８のバックゲート端子に電源電圧Ｖ１から昇圧された昇圧電圧Ｖ２が供給され、更に、第２出力バッファ１０８を構成するＰチャンネルＭＯＳトランジスタ１１６のソース端子とバックゲート端子とに昇圧電圧Ｖ２が供給される。 （もっと読む）

【課題】小型且つ低価格な高圧パルス発生装置を提供する。
【解決手段】高圧パルス発生装置は、パルス信号を発生するパルス発生部１と、高圧側電圧ＶＤＤを生成する高圧側電源２と、低圧側電圧ＶＳＳを生成する低圧側電源３と、前記パルス信号に応じて、入力された前記高圧側電圧ＶＤＤと前記低圧側電圧ＶＳＳとを何れか一方ずつ交互に出力端子Ｏ１から出力するスイッチング部４と、前記パルス信号の周波数と、前記高圧側電圧ＶＤＤと、前記低圧側電圧ＶＳＳとを制御する制御部５と、を備える。 （もっと読む）

【課題】簡易な構成でヒシテリシス特性を付与する。
【解決手段】ヒシテリシス装置１０００は、複数の閾値に対応するオフセット電圧を入力信号Ｖｉｎに付加した調整信号Ｖｘを出力する入力信号調整部３００と、調整信号Ｖｘに基づいて２値化した第１信号１０ａを出力するコンパレータ１０と、入力信号調整部３００を制御して複数の閾値ごとにオフセット電圧を切り替えるとともに、オフセット電圧の切り換えごとに第１信号１０ａを取得し、複数の閾値に対応する第１信号１０ａと前回の出力信号ＤＥＴとに基づいて今回の出力信号ＤＥＴを生成する判定部２００とを備える。 （もっと読む）

【課題】ＭＯＳＦＥＴのオン抵抗の温度特性に追随して高精度で電流レベル判定を行う。
【解決手段】ＭＯＳＦＥＴ１に一体に感温素子４が設けられ、ドレイン／ソース間電圧Ｖｄｓと温度検出信号Ｖｆを検出する。電圧Ｖｄｓは電圧検出部６に入力され、感温素子４の電圧Ｖｆは第１および第２の補正回路８、９に入力される。ＭＯＳＦＥＴ１のオン抵抗Ｒｏｎの温度特性を第１および第２の温度領域のそれぞれに対応した近似直線で近似し、傾きを変えるように補正回路８、９で演算処理する。予め設定された判定電流値をＲｏｎの温度特性を考慮して判定電圧生成部１１で判定電流に相当する判定電圧Ｖｄｓｒｅｆを生成する。これにより、比較器１３で判定電流以上の電流がＭＯＳＦＥＴ１に流れたか否かを精度よく判定できる。 （もっと読む）

【課題】より適切に安定した周波数監視を行うことが可能な周波数監視回路を提供する。
【解決手段】ウォッチドッグタイマ回路１６は、キャパシタＣの充放電を行う充放電部１６１と、充電電圧ＶＣを基準電圧Ｖａ〜Ｖｃと比較して比較信号Ｓａ〜Ｓｃを生成する比較部１６２と、クロック信号ＣＬＫの周波数監視結果に応じたリセット信号Ｓ２を出力するリセット出力部１６３と、クロック信号ＣＬＫと比較信号Ｓａ〜Ｓｃに基づいて充放電部１６１とリセット出力部１６３を制御する制御部１６４と、を有し、比較部１６２は、基準電圧Ｖａ〜Ｖｃとして、上限電圧Ｖａと下限電圧Ｖｂのほかに、中間電圧Ｖｃを備えており、制御部１６２は、充電電圧ＶＣと上限電圧Ｖａ及び下限電圧Ｖｂとの比較結果のほか、クロック信号ＣＬＫのパルスエッジ到来時における充電電圧ＶＣと中間電圧Ｖｃとの比較結果に基づいて、リセット信号Ｓ２の論理レベルを決定する。 （もっと読む）