ハイブリッドコア基板とその製造方法、半導体集積回路パッケージ、及びビルドアップ基板とその製造方法

【課題】半導体集積回路を実装する際に、リフローなどの熱履歴で発生する基板の反りが、最小限に小さく抑制されたハイブリッドコア基板、それを用いた半導体集積回路パッケージ、ビルドアップ基板を提供する。
【解決手段】複数の開口部を有するコア基板に、実装する半導体チップと略同一のサイズの複数のセラミック基板３０２を勘合させ、さらにその表層にコア基板より弾性率の低い絶縁層３０３を積層したハイブリッドコア基板とすることで、該基板を半導体チップのはんだ接合法による実装に用いても、基板の反りを最小限に抑えることができ、かつ加工性に富むビルドアップ基板を得ることができる。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩ半導体集積回路パッケージ用配線基板、また半導体集積回路パッケージに関するものである。
【背景技術】
【０００２】
電子機器の進展に伴いコンピュータのＣＰＵや、デジタルテレビなどの半導体集積回路はますます高速化が進んでいる。中でも画像処理ＬＳＩなどは高速化と共に、高集積化が進み、小型化とＩ／Ｏ端子の増大が併せて望まれている。このように小型化とＩ／Ｏ端子数の増大が同時進行している状況に於いては、益々端子ピッチの小型／狭ピッチ化が進み、半導体集積回路ＬＳＩのパッケージ配線基板への実装が困難になりつつある。
【０００３】
ＬＳＩのパッケージ用配線基板は一般的に、高い弾性率を有するコア基板の両面に、層間絶縁層と銅めっきによるバイアホール接続、更に銅箔配線の複数層の繰返しからなるビルドアップ層を形成したビルドアップ配線基板が利用される。特に最新のＣＰＵでは、微細化が２２ｎｍまで進化し、Ｉ／Ｏ端子の増大、回路の大規模化の進展が著しく、サーバー用途では、むしろ半導体集積回路チップの大型化に向かっている。
【０００４】
このような大型のチップが利用されるようになると、通常のビルドアップ基板であっても、生産工程上の反りや、ＬＳＩチップ実装の際の熱履歴による反りなどで、接合部のはんだ接合部が剥がれてしまう場合が生じてしまう。一方、ＬＳＩチップ実装用の配線基板として、熱伝導性に優れたセラミック基板が利用される場合がある。セラミック基板は、耐熱性・耐湿性に優れ、熱膨張係数も小さく、かつ基板そりが小さいため、はんだ等の金属接合に向く。しかし、セラミック基板は大きなサイズで焼成することが困難であり、また割れなどが生じ易く薄型化には向かない。
【０００５】
そこで近年、セラミック基板を芯材（コア）として配置し、その両表面に樹脂材料を用いてビルドアップする複合基板が提案されている。
【０００６】
例えば特許文献１では、高分子材料からなる中間基板に、コア収容部を設け、セラミック部を収容する中間基板が記載されている。これによりコア基板の開口部に熱膨張係数の小さいセラミック板を内蔵することで、半導体と高分子材料の熱膨張差を緩和して断線を防止することが記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−０３９２１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
前記従来例における課題は、高分子材料からなる中間基板に、コア収容部を設け、セラミック部を収容する中間基板が記載されているが、コア収容部については自身の厚さを減ずる形でコア収容部が開口形成され、その開口部に厚さ方向を一致させる形で板状セラミックを収容させた基板コアからなるので、厚さ方向で熱膨張係数が異なるため、却って基板コアの反りが大きくなり、ビルドアップ化してもその影響は残る。
【０００９】
また、このようにして作製した基板コアを用いて、ビルドアップ基板を形成する際、エポキシ樹脂などの樹脂組成物からなるビルドアップ層と、厚さが例えば１０μｍ以上２０μｍ以下に形成されるパターンめっき層（例えば電解Ｃｕめっき層である）から構成されることが記載されている。
【００１０】
しかしながら近年では、コア基板の表層の電極は、ＣＰＵの電源配線及びグランド配線として利用され、年々その電源電圧の低下と相俟って電源電流の増大を招き、抵抗ロスを減ずるため６０μｍ以上８０μｍ以下の電極が必要となってきている。
【００１１】
このような状況では、中間基板の開口部の収容したセラミック板と、樹脂からなるビルドアップ層及び厚い銅配線と積層した際、セラミック板の熱膨張（約１０ｐｐｍ以下）と銅配線（約１７ｐｐｍ）の熱膨張差により大きなストレスが生じ、場合によってセラミック板が厚さ方向で割れてしまうことが判った。
【００１２】
これは、セラミック板とビルドアップ層及び銅めっき層の銅めっき層が厚い場合、積層時にビルドアップ層を硬化させるため高温に保持し、硬化の後冷却すると、セラミック板の熱膨張が比較的小さいのに対し、銅箔の熱膨張が大きく、かつ弾性率が高いため銅箔の収縮しようとする力が働く。
【００１３】
このように弾性率の高い銅箔の収縮に対し、ビルドアップ層を介してセラミックも収縮方向に応力が生じる。このときセラミック板の強度により、セラミック板のコーナ部の厚み方向の中央付近よりクラックが生じ、セラミック板の全面に上下に裂けるように割れが生じるというものであり、銅配線が６０μｍ以上の厚み、及び銅配線の占める面積が大きいほど（５０％以上）顕著になる。
【００１４】
また従来例では、高分子材料が硬化したコア層の開口部にセラミック板を収容し、間を樹脂で充填した構成で、ビルドアップ化した場合、それぞれの熱膨張係数や硬化収縮によって、セラミック板とコア層の境界の反りが生じ、半導体集積回路パッケージ用配線基板として、半導体の実装は問題ないが、半導体集積回路パッケージ用配線基板のマザー基板への実装が困難になる。
【００１５】
本発明はかかる点に鑑みてなされたものであり、その主な目的は、このようなセラミック板の割れを防止し、かつ種々の熱ストレスでも基板反りが生じないコア基板を提供することにある。
【００１６】
すなわち、次世代のＣＰＵパッケージに代表される半導体集積回路パッケージ用配線基板として、厚い銅を配線材料に使用したコア層であっても、Ｃ４（ＣｏｎｔｒｏｌｌｅｄＣｏｌｌａｐｓｅＣｈｉｐＣｏｎｎｅｃｔｉｏｎ）などを代表とする半導体チップの実装に対して、リフロー実装や、その後の熱履歴に対して、安定でそりが変化しないビルドアップ基板を提供することを目的とするものである。
【課題を解決するための手段】
【００１７】
そして、この目的を達成するために本発明は、貫通する複数の開口部を有するコア層と、前記複数の開口部に少なくとも１つ以上の貫通スルーホールを有するセラミック基板を勘合する。そしてそのコア層の表裏面に、コア層より弾性率の小さい、少なくともガラス織布と熱硬化樹脂よりなる絶縁層と、さらにその表層に金属箔よりなる配線層を有するハイブリッドコア基板であって、このコア層と絶縁層を貫通する貫通スルーホールと、コア層に勘合したセラミック基板の表裏面に有する前記絶縁層にはバイアホールを有している、ハイブリッドコア基板により、所期の目的を達成するものである。
【発明の効果】
【００１８】
以上のように本発明は、上記した構成によるハイブリッドコア基板であるので、セラミック基板と配線材である厚い銅箔の熱膨張差と、弾性率の差によって生じるセラミック基板への割れを防止することが可能となる。これはハイブリッドコア層に形成したコア層より弾性率の小さい、少なくともガラス織布と熱硬化樹脂よりなる絶縁層がセラミック基板と、銅箔配線層間に存在することで、セラミック基板の中間層に掛かる応力を緩和することが出来るからである。
【００１９】
よってこのハイブリッドコア基板を用いて、更にビルドアアップ化することで、半導体集積回路パッケージ用配線基板が得られ、これにより半導体チップエリアの反りを小さくし、Ｃ４による実装等での歩留まりを著しく改善できる。
【００２０】
またプリプレグ段階で開口部を設けセラミック基板を勘合させるため、一定の硬化収縮があっても、コア層より弾性率の小さい、少なくとも熱硬化樹脂とガラス織布よりなる絶縁層が存在するため、前記と同様コア基板の反りを小さくすることができ、マザー基板への実装も容易となる。
【００２１】
更に、プリプレグの段階で開口部にセラミック基板を勘合し一体化した構成で、絶縁層及び銅箔を積層した後、一括でスルーホールを形成することが可能となり、コア層だけではなくセラミック基板領域も一括スルーホール形成することで、セラミック基板のスルーホール位置が勘合位置精度に影響されず、精度良いスルーホール位置精度が得られる。
【００２２】
また、勘合したセラミック基板の領域以外のコア層を個片に加工することで、セラミック基板の切断加工が不要となり、ダイシング加工の加工数量が増大し、低コストが実現できる。
【００２３】
加えて、コア層より弾性率の小さい熱硬化樹脂とガラス織布よりなる絶縁層で、部分的にセラミック基板を勘合したコア層と銅箔を接着するので、コア層とセラミック基板の熱膨張差による反りを緩和することができ、且つガラス織布を用いることで多数個を大判サイズで作製することができる。
【００２４】
すなわち、５００ｍｍ×５００ｍｍ程度の大判サイズで製造しても、ガラス織布が補強材として働き、コア層のセラミック勘合による不連続性を物理的の覆い、均一化し、機械強度的にも一体化させる効果があり、半導体パッケージ用基板を同時に多数個生産することができる。
【００２５】
また、前記コア層の開口部に勘合するセラミック基板は、コア層の厚みと略同一のものを利用するが、正確に厚みを一致させる必要はない。これは前記の通り、小さい熱硬化樹脂とガラス織布よりなる絶縁層で積層しているため、絶縁層中の熱硬化樹脂の流動により、段差が有っても均一なハイブリッドコア層が実現できるという効果がある。
【００２６】
さらに複数のセラミック基板を勘合したコア層と、コア層より弾性率の小さい熱硬化樹脂とガラス織布よりなる絶縁層および銅箔からなる、ハイブリッドコア層は、従来からのコア層と同様の銅箔で構成されるため、従来のコア層の高周波特性や設計ルールをそのまま利用でき、設計、開発に要する時間ロスが小さいなどの効果を有する。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態１におけるハイブリッドコア基板のプロセスフローを示す断面図
【図２】本発明の実施の形態１におけるビルドアップ基板のプロセスフローを示す断面図
【図３】半導体パッケージの断面図
【図４】本発明の実施の形態２におけるハイブリッドコア基板のプロセスフローを示す断面図
【図５】本発明の実施の形態３におけるハイブリッドコア基板のプロセスフローを示す断面図
【図６】本発明の実施の形態４におけるハイブリッドコア基板のプロセスフローを示す断面図
【図７】本発明の実施の形態５におけるハイブリッドコア基板のプロセスフローを示す断面図
【発明を実施するための形態】
【００２８】
以下に、本発明の一実施形態を図面とともに詳細に説明する。
【００２９】
（実施の形態１）
本発明のハイブリッドコア基板の実施形態１について図１にその製法を示し、さらに本発明のハイブリッドコア基板を利用したビルドアップ基板の製法を図２、さらにこれを適用したＬＳＩ半導体集積回路パッケージについて図３の断面図を示す。
【００３０】
まず、本発明のＬＳＩ半導体パッケージ３００について、図３の断面図を用いて説明する。
【００３１】
図３に於いて、熱硬化樹脂と補強材からなるセラミック基板３０１と、セラミック基板３０１に勘合した貫通スルーホール３０５を有するセラミック基板３０２と、そのセラミック基板３０１の両表面に形成されたガラス織布と熱硬化樹脂よりなる絶縁層３０３と、さらにその表層に厚い金属箔よりなる配線層３０４を有し、貫通スルーホール３０６及び、バイアホール３０７で構成されたハイブリッドコア基板からなる。
【００３２】
さらにその両表面にビルドアップ層３０８、配線層３０９が交互に所望の層数積層されたビルドアップ基板で構成され、半導体ベアチップ３１１をはんだバンプ３１０を介してＣ４にて実装されている半導体パッケージを示している。
【００３３】
このとき、前記セラミック基板３０１の表裏面に有する前記絶縁層３０３の弾性率が、前記セラミック基板３０１の弾性率より低いことを特徴としている。これによりセラミック基板３０２と配線材である厚い配線層３０４の熱膨張差と、弾性率の差によって生じるセラミック基板３０１への割れを防止することが可能となり、結果として熱履歴に対して基板反りが小さくなることから、半導体ベアチップ３１１のはんだバンプ３１０接続が極めて安定となる。
【００３４】
次いで、本発明の実施１におけるハイブリッドコア基板の製法について、プロセスフローに則り説明する。
【００３５】
図１（ａ）は、所定の位置に貫通する複数の開口部１０１を形成した少なくとも熱硬化樹脂と補強材からなるコア層１００である。コア層１００は例えばガラス織布または、ガラス不織布からなる補強材にエポキシ樹脂などを含浸させたものを利用することができる。このようなコア層の熱硬化樹脂を硬化させたものに、金型による打ち抜きで、所望の位置、大きさで開口部１０１を設ける。
【００３６】
次いで、図２（ｂ）に示したように、貫通スルーホール１０３を有するセラミック基板１０２を、前記開口部１０１に挿入、勘合させる。セラミック基板１０２は、前記のコア層１００と略同一厚みのものを利用できる。
【００３７】
ここで本発明の実施形態の構成要素である、セラミック基板１０２、絶縁層１０４、銅箔１０５について、順次説明する。
【００３８】
まず、始めに、セラミック基板１０２について説明する。
【００３９】
本実施形態において、複数のセラミック基板１０２は、何れも、アルミナ粉末を５５ｗｔ％、ガラス粉末を４５ｗｔ％の割合で配合したガラス・セラミックの組成物で、シート状の形状のグリーンシートと呼ばれるものを複数枚積層し、加圧し、その後、９００℃にて焼成することによって形成した。
【００４０】
なお、本実施形態のセラミック基板１０２においては、六枚のグリーンシートを積層、焼成したものを用いた。セラミック基板１０２の貫通スルーホール１０３は、例えば、ＮＣパンチプレス（ＮｕｍｅｒｉｃａｌＣｏｎｔｒｏｌパンチプレス）、または炭酸ガスレーザによって孔を形成し、その後、その孔に導体ペーストを充填し、更にその後に、その導体ペーストを焼成する事によって形成する。
【００４１】
なお、本実施形態においては、銀（Ａｇ）を導体とする導体ペーストを用いた。積層したグリーンシート毎に穴加工して導体ペーストを充填しても良いし、グリーンシート１枚ごとに穴加工、導体ペーストを充填しても良い。
【００４２】
なお、本実施形態のセラミック基板１０２においては、グリーンシート積層したものを焼成前に更にその両面に、アルミナ粉末とバインダより形成されたグリーンシートを積層、焼成したものを用いた。これによると、９００℃では焼結しないアルミナ粉による収縮抑制で、平面方向には焼結収縮せず、厚み方向にのみ収縮するセラミック基板が得られる。
【００４３】
最後に両面に残ったアルミナ粉末をブラスト法で除去すると平面方向の寸法精度に優れたセラミック基板が得られる。作製された一枚あたりのセラミック基板は、焼成後、縦１１０ｍｍｘ横１１０ｍｍの正方形状となっているが、開口部１０１に勘合させるセラミック基板１０２は、これにダイシング法を用いて、個片に加工したものを用いる。サイズは、２５．４ｍｍ×２５．４ｍｍであり、１６枚のセラミック基板１０２が得られた。
【００４４】
次に、絶縁層１０４について説明する。本実施形態の絶縁層１０４は、補強材として、直径６ｕｍ〜９ｕｍのガラス繊維を網状に編みこんだガラス織布に、エポキシ樹脂などの熱硬化樹脂を、含浸させた長方形状のものを用いた。
【００４５】
なお、この絶縁層１０４では、前記コア層の弾性率より小さいものを選択している。本発明では、弾性率４ＧＰａのプリプレグを用いた。
【００４６】
次に、銅箔１０５について説明する。
【００４７】
本実施形態において、銅箔１０５は、シート状の形状を有する電解めっき法で作製された、厚さ７０ｕｍの銅箔をもちいた。前記絶縁層１０４の接着面は粗化された銅箔表面処理がなされ、反対のコア層表面側は酸化防止のための表面処理がなされる。
【００４８】
図１（ｃ）は、セラミック基板１０２を複数勘合させたコア層１００の両表面に、絶縁層１０４、および銅箔１０５の順に積層し、加熱加圧により前記の樹脂からなる絶縁層１０４を硬化させ、コア層１００と、勘合したセラミック基板１０２、及び銅箔１０５を接着させる。
【００４９】
本実施形態においては、上下方向の圧力は０．５ＭＰａ、印加した熱の温度は２００℃、印加時間１時間で行なった。図１（ｄ）次いで、図１（ｅ）に示したように、コア層１００のセラミック基板１０２が勘合していない部分の所望の位置に、前記絶縁層１０４、銅箔１０５を含めて貫通孔１０７を形成する。また同時に、セラミック基板１０２が勘合している部分の貫通スルーホール１０３上の絶縁層１０４、銅箔１０５の所望の位置に穴加工を行い加工穴１０６を設ける。次いで、図１（ｆ）に示したように、貫通孔１０７、及び加工穴１０６を含む全面に銅めっきを行う。
【００５０】
このとき、貫通孔１０７の壁面に銅めっき層が形成されて貫通スルーホール１０９となり、加工穴１０６には銅めっき充填されたバイアホール１１０が形成される。
【００５１】
最後に図１（ｇ）に示すように、ハイブリッドコア層の両表面をエッチング法により配線パターン１１１を形成することで、ハイブリッドコア基板１２０が完成する。
【００５２】
このようにして得られたハイブリッドコア基板は、セラミック基板及び、コア層を通して貫通スルーホールが形成されており、高密度な配線が必要な半導体パッケージ用基板に最適である。
【００５３】
次いで、図２に本発明のハイブリッドコア基板１２０を用いたビルドアップ基板のプロセスフローを示すものである。図２（ａ）は、貫通スルーホール及びバイアホールを有するハイブリッドコア基板１２０であり、図２（ｂ）は、このハイブリッドコア基板１２０を用いて、その両表面にビルドアップ積層した構成を示している。
【００５４】
ハイブリッドコア基板１２０の表面にビルドアップ層２０１、と配線パターン２０２となる銅箔をラミネートし加熱硬化させる。ビルドアップ層２０１は、エポキシ樹脂などの熱硬化樹脂し、熱膨張係数の制御のためのＳｉＯ_２などの無機フィラーを添加したものが利用される。
【００５５】
銅箔は、１２μｍ程度の厚みの電解銅箔が利用される。次いで、銅箔を介してビルドアップ層２０１の所望の位置に炭酸ガスレーザを用いて約１００μｍ直径の加工穴を形成する。
【００５６】
その後で、例えばデスミア処理、触媒付与、無電解銅めっき、電解銅めっき処理を行いバイアホール接続が完成する。
【００５７】
次に銅めっき層をフォトリソ法によりエッチングして配線パターン２０２を形成する。図２（ｃ）ではその工程を所望の回数繰返し行うことで、半導体パッケージを多数個作成するためのビルドアップ基板が完成する。
【００５８】
最後に、図２（ｄ）に示したように、ビルドアップ基板を個片に切断し、半導体パッケージ用の配線基板２００ａ、２００ｂ、２００ｃが完成する。このようにして作製された半導体パッケージに半導体チップをＣ４実装法で搭載したものが、図３に示すＬＳＩ半導体集積回路パッケージである。
【００５９】
以上のようなプロセスフローで作製したビルドアップ基板に対して、ハイブリッドコア層の絶縁層の材料選定の際に、発明者らはコア層材料と絶縁層材料の物性について一定の関係があり、特にコア層と絶縁層の弾性率が信頼性に影響を及ぼすことを見出した。
【００６０】
一般的にコア層は、基板そりを最小限にするため高い弾性率の基材が選定される。Ｃ４などのはんだ金属材料により接合されるため、初期の基板反り及び熱履歴の際の基板そりがあると、金属接合部分に不具合を生じるからである。
【００６１】
このような考え方のため、本発明でもコア層の弾性率は、室温から１２５℃程度まで２０ＧＰａの弾性率を有するものを選択した。そして本発明の絶縁層材料として、前記の４ＧＰａの基材を含め、０．５ＧＰａ、２ＧＰａ、５ＧＰａ、８ＧＰａ、１２ＧＰａ、２０ＧＰａのエポキシ樹脂及びガラス織布から選定した。
【００６２】
エポキシ樹脂は弾性率を変化させるため可トウ性エポキシ樹脂成分を変化させることで得られる。
【００６３】
またガラス織布は、ガラス繊維の太さ、織布の編み方の粗密などを利用して選定した。特に弾性率を下げるため、ガラス繊維を４３μｍ径から２０、１５μｍ径まで小さくしたものを用いた。
【００６４】
その結果、コア層の弾性率に対して、絶縁層の弾性率が８ＧＰａ、１２ＧＰａ、２０ＧＰａの場合、勘合したセラミック基板の厚み方向の中間層付近からクラックが生じ、スルーホール導体の断線が生じた。これに対し、５ＧＰａ以下の０．５ＧＰａ、２ＧＰａ、４ＧＰａではセラミック基板のクラックは発生せず、安定な信頼性を有していた。
【００６５】
このように銅箔が厚い場合は、絶縁層の弾性率が低いと応力緩和層として機能し、安定なハイブリッドコア層が実現できる。
【００６６】
（実施の形態２）
次いで、本発明の実施形態２におけるハイブリッドコア基板の製法について、図４のプロセスフローに基づき説明する。
【００６７】
図４（ａ）は、離型フィルム４０２に貫通スルーホール４００を有するセラミック基板４０１を位置合わせして張り合わせたものである。
【００６８】
離型フィルム４０２は、熱発泡フィルムなどが利用できる有機フィルムに粘着性のある熱発泡剤が塗布されたもので、この粘着性を利用して各種の被接着物を固定し、剥離したい場合は所定以上の温度で加熱（例えば１２０℃）すれば、粘着層が発泡して膨らみ、接着した被接着物が剥離されるというものである。この熱発泡フィルムを離型フィルム４０２として利用し、所定の位置に仮固定する。この状態で永久接着しているのでなく、後に剥離フィルムを剥離するので、仮固定と呼ぶ。
【００６９】
以下、貫通スルーホール４００を有するセラミック基板４０１、コア基板、絶縁層、銅箔は、実施の形態１と同じ方法で作製、または準備されたものである。
【００７０】
次いで図４（ｂ）のように、未硬化状態のエポキシ樹脂よりなる熱硬化樹脂を補強材としてのガラス織布に含浸させた所定厚みのプリプレグ４０３を作製し、次いでプリプレグ４０３を金型による打ち抜き加工で、所望の位置に開口部４０４を設ける。
【００７１】
このようにして作製された開口部４０４を有するコア層用のプリプレグ４０３と、セラミック基板４０１を仮固定した離型フィルム４０２を、位置合わせして重ね１００℃の温度で加熱、０．１ＭＰａの圧力で加圧を行い、セラミック基板４０１をコア層となるプリプレグ４０３の開口部に、図４（ｃ）のように挿入・勘合させた。
【００７２】
次いで、図４（ｄ）のように複数のセラミック基板４０１を勘合させたプリプレグ４０３の離型フィルム４０２を積層した面の反対面に、プリプレグ４０３の弾性率より低い、ガラス織布と未硬化状態のエポキシ樹脂による熱硬化樹脂よりなる絶縁層４０５と、銅よりなる７０μｍ厚みの金属箔４０６を、１００℃の温度で加熱、０．１ＭＰａの圧力で加圧を行い仮積層する。更に、離型フィルム４０２を１２０℃で加熱剥離し、代わりにプリプレグ４０３の弾性率より低い、ガラス織布と未硬化状態のエポキシ樹脂による熱硬化樹脂よりなる絶縁層４０５と、銅よりなる７０μｍ厚みの金属箔４０６を、１００℃の温度で加熱、０．１ＭＰａの圧力で加圧を行い仮積層する。
【００７３】
このようにして得られた積層体を１８０℃、０．５Ｍｐａの温度圧力で積層し、プリプレグ４０３及び応力緩和のための絶縁層４０５を図４（ｆ）のように硬化させる。
【００７４】
これにより、プリプレグ４０３とセラミック基板４０１及び絶縁層４０５、更に金属箔４０６の全てが接着固化される。以降、実施の形態１と同様に、貫通孔４０７及び、穴加工４０８を行い、銅めっき処理で貫通スルーホール４１０、バイアホール４１１を形成し、エッチングにより配線パターン４１２を形成することでハイブリッドコア基板４２０が得られる。
【００７５】
このようにして作製されたハイブリッドコア基板４２０は、プリプレグ４０３の段階で開口部４０４を設けセラミック基板４０１を勘合させるため、一定の硬化収縮があっても、コア層より弾性率の小さい、少なくとも熱硬化樹脂とガラス織布よりなる絶縁層が存在するため、前記と同様コア基板の反りを小さくすることができ、マザー基板への実装も容易となる。
【００７６】
また同様にプリプレグ４０３段階でセラミック基板４０１を積層するので、プリプレグ４０３とセラミック基板４０１に多少厚み差があってもプリプレグ中のエポキシ樹脂の流動により一定の均一厚みに成型される。これによってもハイブリッドコア基板４２０の平坦性、基板の反りが少なく良好となる。
【００７７】
（実施の形態３）
次いで、本発明の実施形態３におけるハイブリッドコア基板の製法について、図５のプロセスフローに則り説明する。
【００７８】
図５（ａ）は、厚さ７０μｍの銅よりなる金属箔５０２に、実施の形態１及び２と同じ絶縁層５０３を予め接着させたものを用い、貫通スルーホール５００を有するセラミック基板５０１を位置合わせして張り合わせたものである。
【００７９】
次いで図５（ｂ）のように、未硬化状態のエポキシ樹脂よりなる熱硬化樹脂を補強材としてのガラス織布に含浸させた所定厚みのプリプレグ５０４を作製し、次いでプリプレグ５０４を金型による打ち抜き加工で、所望の位置に開口部５０５を設ける。
【００８０】
このようにして作製された開口部５０５を有するコア層用のプリプレグ５０４と、セラミック基板５０１を、位置合わせして重ね１００℃の温度で加熱、０．１ＭＰａの圧力で加圧を行い、セラミック基板５０１をコア層となるプリプレグ５０４の開口部に埋設させた。
【００８１】
次いで、図５（ｃ）のように複数のセラミック基板５０１を埋設させたプリプレグ５０４の、金属箔５０２及び、絶縁層５０３を積層した面の反対面に、同じく絶縁層５０３と、７０μｍ厚みの金属箔５０２を積層し、１８０℃、０．５Ｍｐａの温度圧力で積層し、プリプレグ５０４及び応力緩和のための絶縁層５０３を図５（ｅ）のように硬化させる。
【００８２】
このようにして作製された積層体を、実施の形態１と同様に、貫通孔５０７及び、穴加工５０８を行い、銅めっき処理で貫通スルーホール５１０、バイアホール５１１を形成し、エッチングにより配線パターン５１２を形成することでハイブリッドコア基板５２０が得られる。
【００８３】
このようにして作製されたハイブリッドコア基板５２０は、実施の形態２の効果に加えて、工程が簡略化されるので更に低コストであるハイブリッドコア基板が得られる。
【００８４】
（実施の形態４）
次いで、本発明の実施形態４におけるハイブリッドコア基板の製法について、図６及び図７に則り説明する。図６、図７は共に、実施の形態１、２、３と異なり貫通スルーホールを形成しないセラミック基板６０１、７０１を用い、応力緩和のための低弾性率な絶縁層を積層した後に貫通スルーホールを形成するものである。
【００８５】
また図６は、実施形態２と同様、離型フィルム６０２を用いて作製される形態であり、図７は、離型フィルムを使用せず、金属箔７０２と絶縁層７０３を用いてセラミック基板７０１を固定するものである。
【００８６】
そして結果的に、図６及び図７共に、セラミック基板６０１、７０１を埋設させたプリプレグ６０４、７０４と、その表面に形成した絶縁層６０３、７０３、金属箔６０６、７０２よりなる積層体を形成する。
【００８７】
その後、所望の位置に貫通孔を形成する。貫通孔の形成は、炭酸ガスレーザもしくは、ＹＡＧレーザを用いて行われる。セラミック基板６０１とその両面の絶縁層６０３、金属箔６０６を通して貫通する貫通孔６０７と、セラミック基板６０１とその両面の絶縁層６０３、金属箔６０６を通して貫通する貫通孔６０８を形成することができる。
【００８８】
セラミック基板６０１を内包する場所については加工性が割るため、レーザの照射回数を増やすことにより同じ径の貫通孔を形成することもできる。また、セラミック基板６０１とその両面の絶縁層６０３、金属箔６０６を通して貫通する貫通孔６０７だけはドリル加工により行うことも可能である。コア層側の加工性が良いため全体として低コスト化される。
【００８９】
このようにして作製された貫通孔６０７、６０８に、銅めっきを施し、銅めっき貫通スルーホール６１０を形成し、最後にフォトリソ法によるエッチング処理で配線パターンを形成することで、ハイブリッドコア基板６２０が得られる。図７も同様にしてハイブリッドコア基板７２０が得られる。
【００９０】
このようにして作製されたハイブリッドコア基板は、積層後に貫通スルーホールが形成されるため、プリプレグの開口部に埋設するセラミック基板の位置精度が多少ずれても良く、レーザ加工での位置精度に依存して精度を確保できるので、簡易に製造することが可能である。
【産業上の利用可能性】
【００９１】
本発明にかかるハイブリッドコア基板は、これを用いた半導体パッケージ用ビルドアップ基板として、熱履歴に対して基板反りが小さく、高い信頼性を有しているため、コンピュータやサーバーなどのＣＰＵ等の発熱の大きい半導体集積回路を実装する半導体パッケージ用の基板として有用である。
【符号の説明】
【００９２】
１００コア層
１０１開口部
１０２セラミック基板
１０３貫通スルーホール
１０４絶縁層
１０５銅箔
１０６加工穴
１０７貫通孔
１０９貫通スルーホール
１１０バイアホール
１１１配線パターン
１２０ハイブリッドコア基板
２０１ビルドアップ層
２０２配線パターン
３００半導体パッケージ
３０１セラミック基板
３０２セラミック基板
３０３絶縁層
３０４配線層
３０５貫通スルーホール
３０６貫通スルーホール
３０７バイアホール
３０８ビルドアップ層
３０９配線層
３１０はんだバンプ
３１１半導体ベアチップ
４００貫通スルーホール
４０１セラミック基板
４０２離型フィルム
４０４開口部
４０５絶縁層
４０６金属箔
４０７貫通孔
４１０貫通スルーホール
４１１バイアホール
４１２配線パターン
４２０ハイブリッドコア基板
５００貫通スルーホール
５０１セラミック基板
５０２金属箔
５０３絶縁層
５０５開口部
５０７貫通孔
５１０貫通スルーホール
５１１バイアホール
５１２配線パターン
５２０ハイブリッドコア基板
６０１セラミック基板
６０２離型フィルム
６０３絶縁層
６０６金属箔
６０７貫通孔
６０８貫通孔
６１０貫通スルーホール
６２０ハイブリッドコア基板
７０１セラミック基板
７０２金属箔
７０３絶縁層
７２０ハイブリッドコア基板

【特許請求の範囲】
【請求項１】
貫通する複数の開口部を有する、少なくとも熱硬化樹脂と補強材からなるコア層と、前記複数の開口部に少なくとも１つ以上の貫通スルーホールを有するセラミック基板を勘合し、前記複数のセラミック基板を勘合した前記コア層の表裏面に、少なくともガラス織布と熱硬化樹脂よりなる絶縁層と、さらにその表層に金属箔よりなる配線層を有するハイブリッドコア基板であって、
前記コア層と、前記コア層の表裏面に有する前記絶縁層を貫通する、ハイブリッドコア基板の表裏を電気的に接続するための複数の貫通スルーホールを有し、
かつ前記コア層に勘合したセラミック基板の表裏面に有する前記絶縁層には、前記セラミック基板の貫通スルーホールに対応した位置に、ハイブリッドコア基板の表裏を電気的に接続するための複数のバイアホールを有し、
さらに、前記コア層の表裏面に有する前記絶縁層の弾性率が、前記コア層の弾性率より低いことを特徴とするハイブリッドコア基板。
【請求項２】
前記コア層の表裏面に形成された前記絶縁層の弾性率が、５ＧＰａ以下であることを特徴とする請求項１に記載のハイブリッドコア基板。
【請求項３】
貫通する複数の開口部を有する、少なくとも熱硬化樹脂と補強材からなるコア層と、前記複数の開口部にセラミック基板を勘合し、前記複数のセラミック基板を勘合した前記コア層の表裏面に、少なくともガラス織布と熱硬化樹脂よりなる絶縁層と、さらにその表層に金属箔よりなる配線層を有するハイブリッドコア基板であって、
前記コア層と、前記コア層の表裏面に有する前記絶縁層を貫通する、ハイブリッドコア基板の表裏を電気的に接続するための複数の貫通スルーホールと、前記コア層に勘合したセラミック基板と、その表裏面に有する前記絶縁層を貫通する、ハイブリッドコア基板の表裏を電気的に接続するための複数の貫通スルーホールを有し、
さらに、前記コア層の表裏面に有する前記絶縁層の弾性率が、前記コア層の弾性率より低いことを特徴とするハイブリッドコア基板。
【請求項４】
前記コア層の表裏面に形成された前記絶縁層の弾性率が、５ＧＰａ以下であることを特徴とする請求項３に記載のハイブリッドコア基板。
【請求項５】
前記セラミック基板が、その内部に少なくとも１層の配線層を有すること特徴とする請求項１〜４に記載のハイブリッドコア基板。
【請求項６】
請求項１〜５のいずれか１項に記載のハイブリッドコア基板の、少なくとも片面に層間樹脂層及び電極層を交互に積層したビルドアップ層を備えることを特徴とするビルドアップ基板。
【請求項７】
請求項６に記載のビルドアップ基板の、
前記コア層に勘合したセラミック基板と略同一サイズの半導体チップを、前記ビルドアップ層表面の前記コア層に勘合したセラミック基板の略同一位置に、フリップチップ実装されていることを特徴とする半導体集積回路パッケージ。
【請求項８】
請求項１〜５のいずれか１項に記載のハイブリッドコア基板の製造方法であって、
少なくとも熱硬化樹脂と補強材からなるコア層の所望の位置に複数の開口部を設ける開口部形成工程と、
前記コア層に設けた複数の開口部に、前記コア層と略同一厚みで、少なくとも１つ以上の貫通スルーホールを有するセラミック基板を勘合させる勘合工程と、
複数のセラミック基板を勘合させた前記コア基板の表裏面に、少なくともガラス織布と熱硬化樹脂よりなる絶縁層と金属箔を、金属箔が表面になるように積層する積層工程と、
前記コア層に勘合したセラミック基板以外の場所に、貫通孔を設ける貫通孔形成工程と、
前記コア層に勘合したセラミック基板に形成された貫通スルーホールの場所には、前記絶縁層にバイアホールを設けるバイアホール形成工程と、
前記貫通孔と、バイアホールに銅めっきを行うめっき工程と、
前記絶縁層表面の配線層にパターン形成を行うパターン形成工程と、
を含むハイブリッドコア基板の製造方法。
【請求項９】
請求項１〜５のいずれか１項に記載のハイブリッドコア基板の製造方法であって、
複数のセラミック基板を固定するための剥離フィルムと複数のセラミック基板を準備する準備工程と、
前記剥離フィルムの所定の位置に、前記セラミック基板を所定の位置に位置合わせして仮固定する仮固定工程と、
未硬化状態の熱硬化樹脂を補強材に含浸させた所定厚みのプリプレグに金型による打ち抜きで複数の開口部を設ける開口工程と、
前記複数のセラミック基板を仮固定した離型フィルムと、前記複数の開口部を有するプリプレグを重ね合わせて、前記プリプレグの開口部にセラミック基板を埋設する埋設工程と、
前記離型フィルムを積層したプリプレグの反対面に、ガラス織布と未硬化状態の熱硬化樹脂よりなる絶縁層と、金属箔を積層する積層工程と、
前記離型フィルムを剥離したプリプレグ面に、ガラス織布と未硬化状態の熱硬化樹脂よりなる絶縁層と、金属箔を積層する積層工程と、
加熱加圧により、前記プリプレグと、前記絶縁層を硬化させる硬化工程と、
前記コア層に勘合したセラミック基板以外の場所に、貫通孔を設ける貫通孔形成工程と、
前記コア層に勘合したセラミック基板に形成された貫通スルーホールの場所には、前記絶縁層にバイアホールを設けるバイアホール形成工程と、
前記貫通孔と、バイアホールに銅めっきを行うめっき工程と、
前記絶縁層表面の配線層にパターン形成を行うパターン形成工程と、
を含むハイブリッドコア基板の製造方法。
【請求項１０】
請求項１〜５のいずれか１項に記載のハイブリッドコア基板の製造方法であって、
複数のセラミック基板を固定するための金属箔と、ガラス織布と未硬化状態の熱硬化樹脂よりなる絶縁層と、複数の貫通スルーホールを有するセラミック基板を準備する準備工程と、
前記金属箔に前記絶縁層を積層する絶縁層積層工程と、
前記金属箔に積層した前記絶縁層の所定の位置に、前記セラミック基板を所定の位置に位置合わせして仮固定する仮固定工程と、
未硬化状態の熱硬化樹脂を補強材に含浸させた所定厚みのプリプレグに金型による打ち抜きで複数の開口部を設ける開口工程と、
前記複数のセラミック基板を仮固定した前記金属箔に積層した絶縁層に、前記複数の開口部を有するプリプレグを重ね合わせて、前記プリプレグの開口部にセラミック基板を埋設する埋設工程と、
前記金属箔を積層したプリプレグの反対面に、ガラス織布と未硬化状態の熱硬化樹脂よりなる絶縁層と、金属箔を積層する積層工程と、
加熱加圧により、前記プリプレグと、前記絶縁層を硬化させる硬化工程と、
前記コア層に勘合したセラミック基板以外の場所に、貫通孔を設ける貫通孔形成工程と、
前記コア層に勘合したセラミック基板に形成された貫通スルーホールの場所には、前記絶縁層にバイアホールを設けるバイアホール形成工程と、
前記貫通孔と、バイアホールに銅めっきを行うめっき工程と、
前記絶縁層表面の配線層にパターン形成を行うパターン形成工程と、
を含むハイブリッドコア基板の製造方法。
【請求項１１】
請求項１〜５のいずれか１項に記載のハイブリッドコア基板の製造方法であって、
複数のセラミック基板を固定するための剥離フィルムと、複数のセラミック基板を準備する準備工程と、
離型フィルムの所定の位置に、前記複数のセラミック基板を所定の位置に位置合わせして仮固定する仮固定工程と、
未硬化状態の熱硬化樹脂を補強材に含浸させた所定厚みのプリプレグに金型による打ち抜きで複数の開口部を設ける開口工程と、
前記複数のセラミック基板を仮固定した前記離型フィルムに、前記複数の開口部を有するプリプレグを重ね合わせて、前記プリプレグの開口部にセラミック基板を埋設する埋設工程と、
前記離型フィルムを積層したプリプレグの反対面に、ガラス織布と未硬化状態の熱硬化樹脂よりなる絶縁層と、銅よりなる金属箔を積層する積層工程と、
前記離型フィルムを剥離し、前記剥離した離型フィルムの代わりにガラス織布と未硬化状態の熱硬化樹脂よりなる絶縁層と、銅よりなる金属箔を積層する積層工程と、
加熱加圧により、前記プリプレグと、前記絶縁層を硬化させる硬化工程と、
前記硬化工程で形成された、前記セラミック基板を勘合したコア層と、前記絶縁層及び銅よりなる前記金属箔に、所望の貫通孔を設ける貫通孔形成工程と、
前記貫通孔に銅めっきを行うめっき工程と、
前記絶縁層表面の配線層にパターン形成を行うパターン形成工程と、
を含むハイブリッドコア基板の製造方法。
【請求項１２】
請求項１〜５のいずれか１項に記載のハイブリッドコア基板の製造方法であって、
複数のセラミック基板を固定するための金属箔と、ガラス織布と未硬化状態の熱硬化樹脂よりなる絶縁層と、複数のセラミック基板を準備する準備工程と、
前記金属箔に前記絶縁層を積層する絶縁層積層工程と、
前記金属箔に積層した前記絶縁層の所定の位置に、前記セラミック基板を所定の位置に位置合わせして仮固定する仮固定工程と、
未硬化状態の熱硬化樹脂を補強材に含浸させた所定厚みのプリプレグに金型による打ち抜きで複数の開口部を設ける開口工程と、
前記複数のセラミック基板を仮固定した前記金属箔に積層した絶縁層に、前記複数の開口部を有するプリプレグを重ね合わせて、前記プリプレグの開口部にセラミック基板を埋設する埋設工程と、
前記金属箔を積層したプリプレグの反対面に、ガラス織布と未硬化状態の熱硬化樹脂よりなる絶縁層と、金属箔を積層する積層工程と、
加熱加圧により、前記プリプレグと、前記絶縁層を硬化させる硬化工程と、
前記硬化工程で形成された、前記セラミック基板を勘合したコア層と、前記絶縁層及び銅よりなる前記金属箔に、所望の貫通孔を設ける貫通孔形成工程と、
前記貫通孔に銅めっきを行うめっき工程と、
前記絶縁層表面の配線層にパターン形成を行うパターン形成工程と、
を含むハイブリッドコア基板の製造方法。
【請求項１３】
前記バイアホールが、導電性ペーストの充填により行われることを特徴とする、請求項８〜１０のいずれか１項に記載のハイブリッドコア基板の製造方法。
【請求項１４】
請求項９〜１２のいずれか１項に記載の前記ハイブリッドコア基板をさらに、
前記ハイブリッドコア基板の少なくとも片面に、層間樹脂層を形成する層間樹脂層形成工程と、
前記層間樹脂層にバイアホール形成を行うバイアホール形成工程と、
さらに前記表層に電極層を形成する配線形成工程と、
前記バイアホール工程と、前記配線形成工程を所望の回数繰返しビルドアップ層を形成する工程と、
を含むことを特徴とするビルドアップ基板の製造方法。

【図１】