半導体装置の製造方法およびその方法により製造された半導体装置
【課題】はんだの再リフローが不要となることにより製品設計またはプロセス設計などの自由度をより向上させ、かつ、余計な平坦化処理も不要とする。
【解決手段】配線基板１の導電性ペーストビアと、インターポーザ基板２の下面の電極２２とが対応するように、インターポーザ基板２を配線基板１に対して位置決めし、その後、そのように位置決めされた配線基板１およびインターポーザ基板２を熱プレスにより積層する。このとき、導電性ペーストの硬化処理と、インターポーザ基板２の上面の電極２２の平坦化処理が一緒に行われる。その後、インターポーザ基板２の上面の電極２２と、ベアチップ３の微小バンプ３１とが対応するように、ベアチップ３をインターポーザ基板２に対して位置決めし、フリップチップボンダ等で実装する。
【解決手段】配線基板１の導電性ペーストビアと、インターポーザ基板２の下面の電極２２とが対応するように、インターポーザ基板２を配線基板１に対して位置決めし、その後、そのように位置決めされた配線基板１およびインターポーザ基板２を熱プレスにより積層する。このとき、導電性ペーストの硬化処理と、インターポーザ基板２の上面の電極２２の平坦化処理が一緒に行われる。その後、インターポーザ基板２の上面の電極２２と、ベアチップ３の微小バンプ３１とが対応するように、ベアチップ３をインターポーザ基板２に対して位置決めし、フリップチップボンダ等で実装する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターポーザ基板を介してＩＣ（集積回路）や受動部品などの部品が実装されるように製造される半導体装置の製造方法およびその半導体装置に関する。
【背景技術】
【０００２】
ＩＣチップ等の多ピンおよび狭ピッチ化に対応するため、シリコンやセラミックを基材としたインターポーザ基板が注目されている。例えば、特許文献１が、かかるインターポーザ基板を用いた部品実装技術を開示している。すなわち、複数の配線層を形成し、その後、インターポーザ基板およびチップをはんだバンプなどで接続する構造である。
【０００３】
しかしながら、上述のような構造とすると、基板の積層時などにおいて、はんだの再リフローが生じるため、製品設計またはプロセス設計などの自由度が低い。さらに、電極厚のばらつきが大きい場合には、はんだの濡れ性などにより、研磨等の平坦化処理が必要になる場合がある。
【０００４】
一方、予め基板内部に半導体素子を埋め込み、その後、電極を作製するという製法がある。例えば、特許文献２がかかる製法を開示している。かかる製法においては、接続をとるためにレーザにより開口を設けることとなるが、その際の電極の損傷は回避しがたい。また、その損傷は、その後の貫通電極形成においても、厚さのばらつきを生じさせる要因となり、その後に研磨等の平坦化処理が必要になる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１４１０４１号公報
【特許文献２】特開２０１０−２３９１２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は上述のような事情から為されたものであり、本発明の目的は、はんだの再リフローが不要となることにより製品設計またはプロセス設計などの自由度がより向上し、かつ、余計な平坦化処理も不要となる半導体装置の製造方法およびその方法により製造された半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明に係る半導体装置の製造方法は、一方の面に第１電極を有すると共に、前記一方の面から他方の面に貫通孔を開けて熱硬化性樹脂を充填することにより形成される層間導電部を有する第１配線基板を形成する工程と、インターポーザ基板の前記第１配線基板側の第２電極と前記層間導電部とが電気的に接続されるように、前記インターポーザ基板を前記第１配線基板に位置決め配置する工程と、前記第１配線基板および前記インターポーザ基板を熱プレスにより積層することにより、前記層間導電部の硬化処理と、前記インターポーザ基板の前記第１配線基板側とは反対側の第３電極が設けられた面の平坦化処理とを一緒に行う工程と、を備えることを要旨とする。
また、上記目的を達成するため、本発明に係る半導体装置の製造方法は、一方の面に第１電極を有すると共に、前記一方の面から他方の面に貫通孔を開けて熱硬化性樹脂を充填することにより形成される層間導電部を有する第１配線基板を形成する工程と、インターポーザ基板の前記第１配線基板側の第２電極と前記層間導電部とが電気的に接続されるように、前記インターポーザ基板を前記第１配線基板に位置決め配置する工程と、開口部が設けられた第１絶縁層を、前記インターポーザ基板が前記開口部より露呈するように、前記第１配線基板に位置決め配置する工程と、前記第１配線基板、前記インターポーザ基板および前記第１絶縁層を熱プレスにより一括積層することにより、前記層間導電部の硬化処理と、前記インターポーザ基板の前記第１配線基板側とは反対側の第３電極が設けられた面の平坦化処理とを一緒に行う工程と、を備えることを要旨とする。
また、前記硬化処理および前記平坦化処理の工程の後、前記インターポーザ基板の前記第３電極と電気的に接続されるように、電子部品を前記インターポーザ基板上に接続することが好適である。
また、上記目的を達成するため、本発明に係る半導体装置は、一方の面に第１電極を有すると共に、前記一方の面から他方の面に貫通孔を開けて熱硬化性樹脂を充填することにより形成される層間導電部を有する第１配線基板上に、一方の面の第２電極と、他方の面の、前記第２電極よりも微細な第３電極とを電気的に接続する貫通配線を有するインターポーザ基板が、前記層間導電部と前記第２電極とが電気的に接続するように、熱プレスにより積層されて構成されたことを要旨とする。
また、開口部が設けられた第１絶縁層を、前記インターポーザ基板が前記開口部より露呈するように、前記第１配線基板および前記インターポーザ基板と、一括積層するように構成することが好適である。
さらに、前記第３電極上に電子部品を載置し、その電子部品を覆うように第２絶縁層を積層するように構成することが好適である。
【発明の効果】
【０００８】
本発明に係る半導体装置の製造方法およびその方法により製造された半導体装置によれば、はんだの再リフローが不要となることにより製品設計またはプロセス設計などの自由度がより向上し、かつ、余計な平坦化処理も不要となる。また、開口部が設けられた第１絶縁層を、前記インターポーザ基板が前記開口部より露呈するように、前記第１配線基板および前記インターポーザ基板と、一括積層するように構成すれば、上記効果に加えて、同一材料でインターポーザ基板周囲が充填されて、線膨張係数や弾性率などの材料特性が異なる材料界面を少なくできることから、材料界面での熱応力により剥離や集中場を減少でき、結果的に壊れにくい構造を達成し易くなる。さらに、前記第３電極上に電子部品を載置し、その電子部品を覆うように第２絶縁層を積層するように構成すれば、上記効果に加えて、電子部品の界面においての密着力が向上するという利点がある。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態における配線基板の製造方法を説明するための図。
【図２】図１に示した配線基板と、インターポーザ基板とを含んで組み立てる半導体装置の製造方法を説明するための図。
【図３】本発明の第２実施形態を説明するための図。
【図４】本発明の第３実施形態を説明するための図。
【発明を実施するための形態】
【００１０】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００１１】
＜第１実施形態＞
図１は、本発明の半導体装置製造方法の第１実施形態における配線基板の製造方法を説明するための図である。
まず、ポリイミド樹脂フィルムからなる絶縁層１１の片面に銅箔１２ａが設けてある片面銅張板（ＣＣＬ：Copper Clad Laminate）１０に、フォトリソグラフィーによりエッチングレジスト（図示せず）を形成した（ステップＳ１１、図１（ａ））後に、塩化第二鉄を主成分とするエッチャントを用いて、化学エッチングにより銅回路パターン１２を形成する（ステップＳ１２、図１（ｂ））。
【００１２】
ここで、片面ＣＣＬ１０としては、好適には、１２μｍ厚の銅箔に、２５μｍ厚のポリイミドが貼り合わされているものが使用できる。しかしながら、それに限られることはなく、銅箔にポリイミドワニスを塗布してワニスを硬化させた、いわゆるキャスティング法により作製された片面ＣＣＬを使用することもできるし、他にも、ポリイミドフィルム上にシード層をスパッタし、めっきにより銅を成長させることによる片面ＣＣＬや、厚延や電解銅箔とポリイミドフィルムを接着剤によって貼り合わせたものを使用することができる。
また、絶縁層１１は、必ずしもポリイミドである必要はなく、液晶ポリマーなどのプラスチックフィルムも使用できる。また、銅のエッチャントは、塩化第二鉄を主成分とするものに限らず、塩化第二銅を主成分とするエッチャントを用いてもよい。
【００１３】
次に、図１（ｂ）のように形成された基材の銅回路パターン１２とは反対側の面に、加熱圧着により、層間接着剤１３を貼り合わせる（ステップＳ１３、図１（ｃ））。層間接着剤１３としては、好適には、２５μｍ厚のエポキシ系熱硬化性フィルム接着剤を使用できる。また、加熱圧着の工程においては、好適には、真空ラミネータを用い、減圧下の雰囲気中にて、接着剤の硬化温度以下の温度で、０．３ＭＰａの圧力でプレスして貼り合わせることができる。
なお、使用する層間接着剤としては、エポキシ系の熱硬化性フィルム接着剤に限定されることはなく、アクリル系などの接着剤も使用できるし、熱可塑性ポリイミドなどに代表される熱可塑性接着剤であっても構わない。また、接着剤は、必ずしもフィルム状である必要はなく、ワニス状の樹脂を塗布してもよい。
【００１４】
次に、図１（ｃ）のように形成された基材の絶縁層１１および接着剤１３に、ＵＶレーザにより直径１００μｍのビアホールＶＨ１を開口し、ＣＦ４およびＯ２の混合ガスによるプラズマデスミア処理を施す（ステップＳ１４、図１（ｄ））。なお、使用するレーザとしては、ＵＶレーザのほかに、炭酸ガスレーザ、エキシマレーザなどを使用することもでき、さらに、ドリル加工や化学的なエッチングによってビアホールＶＨ１を開口しても構わない。また、プラズマデスミア処理においては、使用ガスは、ＣＦ４およびＯ２の混合ガスに限定されることはなく、Ａｒなどのその他の不活性ガスを使用することもできるし、さらに、ドライ処理ではなく、薬液を用いたウェットデスミア処理でも構わない。
【００１５】
次に、図１（ｄ）のように形成されたビアホールＶＨ１の内部に、スクリーン印刷法により、導電性ペースト１４を充填して導電性ペーストビアとして形成する（ステップＳ１５、図１（ｅ））。導電性ペースト３４としては、好適には、ニッケル、銀、銅から選択される少なくとも１種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛から選択される少なくとも１種類の低融点金属粒子とを含み、エポキシ樹脂を主成分とするバインダ成分を混合したペーストを使用することができる。
以上の工程により配線基板１が形成される。
【００１６】
次に、インターポーザ基板の製造方法を説明する。
すなわち、シリコンウエハの状態で、先ず所要の箇所にビアホールを形成する（ステップＳ２１）。次に、ビアホールの内壁面およびウエハ表面に絶縁層２１を形成する（ステップＳ２２）。次に、ビアホール内を含めて絶縁層２１上へシード層を形成した後、このシード層を給電層として利用した電解めっきによりビアホール内へ導体を充填して貫通配線２３を形成し、両面にめっき層（めっきビア）を形成して表裏（ウエハ両面）を導通させ、両面に電極（配線パターン）２２を形成する（ステップＳ２３）。最後に、ウエハを各インターポーザ基板単位にダイシング（個片化）することによりインターポーザ基板２を得る（ステップＳ２４）。
なお、インターポーザ基板２の材料としては、シリコンが好適であるが、ポリイミド樹脂やエポキシ樹脂、セラミックス、ガラスセラミックス等の低温焼成セラミックスなどでもよい。
【００１７】
図２は、図１に示した配線基板１と、インターポーザ基板２とを含んで組み立てる半導体装置の製造方法を説明するための図である。
【００１８】
まず、図２（ａ）に示すように、配線基板１の導電性ペーストビアと、インターポーザ基板２の下面の電極２２とが対応するように、インターポーザ基板２を配線基板１に対して位置決めし（ステップＳ３１）、その後、そのように位置決めされた配線基板１およびインターポーザ基板２を熱プレスにより積層する（ステップＳ３２）。このとき、導電性ペースト１４の硬化処理と、インターポーザ基板２の上面の電極２２の平坦化処理が一緒に行われる。
【００１９】
その後、図２（ｂ）に示すように、インターポーザ基板２の上面の電極２２と、ベアチップ３の微小バンプ３１とが対応するように、ベアチップ３をインターポーザ基板２に対して位置決めし、フリップチップボンダ等で実装する（ステップＳ３３）。
【００２０】
以上のように第１実施形態の製造方法およびそれにより製造された半導体装置１００によれば、熱硬化性樹脂たる導電性ペースト１４を用いているので、以降の工程において、再リフローはなくなり、プロセス設計の自由度が向上する。また、導電性ペーストビアが高さのばらつきを吸収するので、余計な研磨を行わなくても、インターポーザ基板２の上面、すなわち実装面、の平坦化（段差軽減）が可能となる。
【００２１】
＜第２実施形態＞
次に、本発明の半導体装置製造方法およびその方法により製造された半導体装置の第２実施形態について説明する。第２実施形態においては、配線基板１およびインターポーザ基板２については、第１実施形態と同じであり、その説明を省略する。一方、第２実施形態においては、第１実施形態の構成に加えて、インターポーザ基板２を包囲できるような貫通孔または開口を有した絶縁基板４を用意する。ここで、絶縁基板４は、ポリイミド樹脂フィルムからなる絶縁層４１の両面に銅箔４２が設けられて構成されている。
そこで、図３（ａ）に示すように、第１実施形態と同様にインターポーザ基板２を配線基板１に位置決めすると共に、絶縁基板４を、その開口からインターポーザ基板２が露呈するように配線基板１上に配置する（ステップＳ４１）。
【００２２】
その後、そのように位置決めされた配線基板１、インターポーザ基板２、および絶縁基板４を、熱プレスにより積層する（ステップＳ４２、図３（ｂ））。このとき、第１実施形態と同様、導電性ペースト１４の硬化処理と、インターポーザ基板２の上面の電極２２の平坦化処理が一緒に行われる。また、かかる構成においては、配線基板１とインターポーザ基板２との間にアンダーフィル剤として接着剤１３が流動し充填される。
【００２３】
その後、図３（ｃ）に示すように、第１実施形態と同様、インターポーザ基板２の上面の電極２２と、ベアチップ３の微小バンプ３１とが対応するように、ベアチップ３をインターポーザ基板２に対して位置決めし、フリップチップボンダ等で実装する（ステップＳ４３）。
【００２４】
以上のように第２実施形態の製造方法およびそれにより製造された半導体装置２００によれば、第１実施形態の効果に加えて、同一材料でインターポーザ基板２の周囲が充填されて、線膨張係数や弾性率などの材料特性が異なる材料界面を少なくできることから、材料界面での熱応力により剥離や集中場を減少でき、結果的に壊れにくい構造を達成し易くなる。
【００２５】
＜第３実施形態＞
次に、本発明の半導体装置製造方法およびその方法により製造された半導体装置の第３実施形態について説明する。第３実施形態における半導体装置３００は、第２実施形態の製造方法により作製された半導体装置２００に対して、ベアチップ３を封止するようにさらなる基材（絶縁層）を積層することにより作製される。
【００２６】
図４は、第３の実施形態を説明するための図である。
ここで、基材５は、絶縁層５１、銅箔５２、および層間接着剤５３で構成され、配線基板１と同様に作製されたものに対して、ベアチップ３が嵌るような貫通孔または開口が設けられたものである。また、基材６は、絶縁層６１および層間接着剤６３で構成されている。
【００２７】
そこで、図４（ａ）に示すように、半導体装置２００に対して、ベアチップ３を覆うように、基材５および基材６を位置決めする（ステップＳ５１）。その後、図４（ｂ）に示すように、そのように位置決めされた半導体装置２００、基材５、および基材６を、熱プレスにより積層する（ステップＳ５２）。このとき、インターポーザ基板２とベアチップ３との間にアンダーフィル剤として接着剤５３が流動し充填される。
【００２８】
以上のように第３実施形態の製造方法およびそれにより製造された半導体装置３００によれば、第２実施形態の効果に加えて、ベアチップ３の界面においての密着力が向上するという利点がある。
【産業上の利用可能性】
【００２９】
本発明の半導体装置製造方法およびその方法により製造された半導体装置は、ＩＣや受動部品など電子部品を内蔵する多層配線基板で実現化できる。
【符号の説明】
【００３０】
１００、２００、３００ 半導体装置、１ 配線基板、１１ 絶縁層、１２ 銅回路パターン、１３ 層間接着剤、１４ 導電性ペースト、２ インターポーザ基板、２１ 絶縁層、２２ 電極、２３ 貫通配線、３ ベアチップ、３１ 微小バンプ、４ 絶縁基板、４１ 絶縁層、４２ 銅箔、５ 基材、５１ 絶縁層、５２ 銅箔、５３ 層間接着剤、６ 基材、６１ 絶縁層、６３ 層間接着剤。
【技術分野】
【０００１】
本発明は、インターポーザ基板を介してＩＣ（集積回路）や受動部品などの部品が実装されるように製造される半導体装置の製造方法およびその半導体装置に関する。
【背景技術】
【０００２】
ＩＣチップ等の多ピンおよび狭ピッチ化に対応するため、シリコンやセラミックを基材としたインターポーザ基板が注目されている。例えば、特許文献１が、かかるインターポーザ基板を用いた部品実装技術を開示している。すなわち、複数の配線層を形成し、その後、インターポーザ基板およびチップをはんだバンプなどで接続する構造である。
【０００３】
しかしながら、上述のような構造とすると、基板の積層時などにおいて、はんだの再リフローが生じるため、製品設計またはプロセス設計などの自由度が低い。さらに、電極厚のばらつきが大きい場合には、はんだの濡れ性などにより、研磨等の平坦化処理が必要になる場合がある。
【０００４】
一方、予め基板内部に半導体素子を埋め込み、その後、電極を作製するという製法がある。例えば、特許文献２がかかる製法を開示している。かかる製法においては、接続をとるためにレーザにより開口を設けることとなるが、その際の電極の損傷は回避しがたい。また、その損傷は、その後の貫通電極形成においても、厚さのばらつきを生じさせる要因となり、その後に研磨等の平坦化処理が必要になる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１４１０４１号公報
【特許文献２】特開２０１０−２３９１２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は上述のような事情から為されたものであり、本発明の目的は、はんだの再リフローが不要となることにより製品設計またはプロセス設計などの自由度がより向上し、かつ、余計な平坦化処理も不要となる半導体装置の製造方法およびその方法により製造された半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明に係る半導体装置の製造方法は、一方の面に第１電極を有すると共に、前記一方の面から他方の面に貫通孔を開けて熱硬化性樹脂を充填することにより形成される層間導電部を有する第１配線基板を形成する工程と、インターポーザ基板の前記第１配線基板側の第２電極と前記層間導電部とが電気的に接続されるように、前記インターポーザ基板を前記第１配線基板に位置決め配置する工程と、前記第１配線基板および前記インターポーザ基板を熱プレスにより積層することにより、前記層間導電部の硬化処理と、前記インターポーザ基板の前記第１配線基板側とは反対側の第３電極が設けられた面の平坦化処理とを一緒に行う工程と、を備えることを要旨とする。
また、上記目的を達成するため、本発明に係る半導体装置の製造方法は、一方の面に第１電極を有すると共に、前記一方の面から他方の面に貫通孔を開けて熱硬化性樹脂を充填することにより形成される層間導電部を有する第１配線基板を形成する工程と、インターポーザ基板の前記第１配線基板側の第２電極と前記層間導電部とが電気的に接続されるように、前記インターポーザ基板を前記第１配線基板に位置決め配置する工程と、開口部が設けられた第１絶縁層を、前記インターポーザ基板が前記開口部より露呈するように、前記第１配線基板に位置決め配置する工程と、前記第１配線基板、前記インターポーザ基板および前記第１絶縁層を熱プレスにより一括積層することにより、前記層間導電部の硬化処理と、前記インターポーザ基板の前記第１配線基板側とは反対側の第３電極が設けられた面の平坦化処理とを一緒に行う工程と、を備えることを要旨とする。
また、前記硬化処理および前記平坦化処理の工程の後、前記インターポーザ基板の前記第３電極と電気的に接続されるように、電子部品を前記インターポーザ基板上に接続することが好適である。
また、上記目的を達成するため、本発明に係る半導体装置は、一方の面に第１電極を有すると共に、前記一方の面から他方の面に貫通孔を開けて熱硬化性樹脂を充填することにより形成される層間導電部を有する第１配線基板上に、一方の面の第２電極と、他方の面の、前記第２電極よりも微細な第３電極とを電気的に接続する貫通配線を有するインターポーザ基板が、前記層間導電部と前記第２電極とが電気的に接続するように、熱プレスにより積層されて構成されたことを要旨とする。
また、開口部が設けられた第１絶縁層を、前記インターポーザ基板が前記開口部より露呈するように、前記第１配線基板および前記インターポーザ基板と、一括積層するように構成することが好適である。
さらに、前記第３電極上に電子部品を載置し、その電子部品を覆うように第２絶縁層を積層するように構成することが好適である。
【発明の効果】
【０００８】
本発明に係る半導体装置の製造方法およびその方法により製造された半導体装置によれば、はんだの再リフローが不要となることにより製品設計またはプロセス設計などの自由度がより向上し、かつ、余計な平坦化処理も不要となる。また、開口部が設けられた第１絶縁層を、前記インターポーザ基板が前記開口部より露呈するように、前記第１配線基板および前記インターポーザ基板と、一括積層するように構成すれば、上記効果に加えて、同一材料でインターポーザ基板周囲が充填されて、線膨張係数や弾性率などの材料特性が異なる材料界面を少なくできることから、材料界面での熱応力により剥離や集中場を減少でき、結果的に壊れにくい構造を達成し易くなる。さらに、前記第３電極上に電子部品を載置し、その電子部品を覆うように第２絶縁層を積層するように構成すれば、上記効果に加えて、電子部品の界面においての密着力が向上するという利点がある。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態における配線基板の製造方法を説明するための図。
【図２】図１に示した配線基板と、インターポーザ基板とを含んで組み立てる半導体装置の製造方法を説明するための図。
【図３】本発明の第２実施形態を説明するための図。
【図４】本発明の第３実施形態を説明するための図。
【発明を実施するための形態】
【００１０】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００１１】
＜第１実施形態＞
図１は、本発明の半導体装置製造方法の第１実施形態における配線基板の製造方法を説明するための図である。
まず、ポリイミド樹脂フィルムからなる絶縁層１１の片面に銅箔１２ａが設けてある片面銅張板（ＣＣＬ：Copper Clad Laminate）１０に、フォトリソグラフィーによりエッチングレジスト（図示せず）を形成した（ステップＳ１１、図１（ａ））後に、塩化第二鉄を主成分とするエッチャントを用いて、化学エッチングにより銅回路パターン１２を形成する（ステップＳ１２、図１（ｂ））。
【００１２】
ここで、片面ＣＣＬ１０としては、好適には、１２μｍ厚の銅箔に、２５μｍ厚のポリイミドが貼り合わされているものが使用できる。しかしながら、それに限られることはなく、銅箔にポリイミドワニスを塗布してワニスを硬化させた、いわゆるキャスティング法により作製された片面ＣＣＬを使用することもできるし、他にも、ポリイミドフィルム上にシード層をスパッタし、めっきにより銅を成長させることによる片面ＣＣＬや、厚延や電解銅箔とポリイミドフィルムを接着剤によって貼り合わせたものを使用することができる。
また、絶縁層１１は、必ずしもポリイミドである必要はなく、液晶ポリマーなどのプラスチックフィルムも使用できる。また、銅のエッチャントは、塩化第二鉄を主成分とするものに限らず、塩化第二銅を主成分とするエッチャントを用いてもよい。
【００１３】
次に、図１（ｂ）のように形成された基材の銅回路パターン１２とは反対側の面に、加熱圧着により、層間接着剤１３を貼り合わせる（ステップＳ１３、図１（ｃ））。層間接着剤１３としては、好適には、２５μｍ厚のエポキシ系熱硬化性フィルム接着剤を使用できる。また、加熱圧着の工程においては、好適には、真空ラミネータを用い、減圧下の雰囲気中にて、接着剤の硬化温度以下の温度で、０．３ＭＰａの圧力でプレスして貼り合わせることができる。
なお、使用する層間接着剤としては、エポキシ系の熱硬化性フィルム接着剤に限定されることはなく、アクリル系などの接着剤も使用できるし、熱可塑性ポリイミドなどに代表される熱可塑性接着剤であっても構わない。また、接着剤は、必ずしもフィルム状である必要はなく、ワニス状の樹脂を塗布してもよい。
【００１４】
次に、図１（ｃ）のように形成された基材の絶縁層１１および接着剤１３に、ＵＶレーザにより直径１００μｍのビアホールＶＨ１を開口し、ＣＦ４およびＯ２の混合ガスによるプラズマデスミア処理を施す（ステップＳ１４、図１（ｄ））。なお、使用するレーザとしては、ＵＶレーザのほかに、炭酸ガスレーザ、エキシマレーザなどを使用することもでき、さらに、ドリル加工や化学的なエッチングによってビアホールＶＨ１を開口しても構わない。また、プラズマデスミア処理においては、使用ガスは、ＣＦ４およびＯ２の混合ガスに限定されることはなく、Ａｒなどのその他の不活性ガスを使用することもできるし、さらに、ドライ処理ではなく、薬液を用いたウェットデスミア処理でも構わない。
【００１５】
次に、図１（ｄ）のように形成されたビアホールＶＨ１の内部に、スクリーン印刷法により、導電性ペースト１４を充填して導電性ペーストビアとして形成する（ステップＳ１５、図１（ｅ））。導電性ペースト３４としては、好適には、ニッケル、銀、銅から選択される少なくとも１種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛から選択される少なくとも１種類の低融点金属粒子とを含み、エポキシ樹脂を主成分とするバインダ成分を混合したペーストを使用することができる。
以上の工程により配線基板１が形成される。
【００１６】
次に、インターポーザ基板の製造方法を説明する。
すなわち、シリコンウエハの状態で、先ず所要の箇所にビアホールを形成する（ステップＳ２１）。次に、ビアホールの内壁面およびウエハ表面に絶縁層２１を形成する（ステップＳ２２）。次に、ビアホール内を含めて絶縁層２１上へシード層を形成した後、このシード層を給電層として利用した電解めっきによりビアホール内へ導体を充填して貫通配線２３を形成し、両面にめっき層（めっきビア）を形成して表裏（ウエハ両面）を導通させ、両面に電極（配線パターン）２２を形成する（ステップＳ２３）。最後に、ウエハを各インターポーザ基板単位にダイシング（個片化）することによりインターポーザ基板２を得る（ステップＳ２４）。
なお、インターポーザ基板２の材料としては、シリコンが好適であるが、ポリイミド樹脂やエポキシ樹脂、セラミックス、ガラスセラミックス等の低温焼成セラミックスなどでもよい。
【００１７】
図２は、図１に示した配線基板１と、インターポーザ基板２とを含んで組み立てる半導体装置の製造方法を説明するための図である。
【００１８】
まず、図２（ａ）に示すように、配線基板１の導電性ペーストビアと、インターポーザ基板２の下面の電極２２とが対応するように、インターポーザ基板２を配線基板１に対して位置決めし（ステップＳ３１）、その後、そのように位置決めされた配線基板１およびインターポーザ基板２を熱プレスにより積層する（ステップＳ３２）。このとき、導電性ペースト１４の硬化処理と、インターポーザ基板２の上面の電極２２の平坦化処理が一緒に行われる。
【００１９】
その後、図２（ｂ）に示すように、インターポーザ基板２の上面の電極２２と、ベアチップ３の微小バンプ３１とが対応するように、ベアチップ３をインターポーザ基板２に対して位置決めし、フリップチップボンダ等で実装する（ステップＳ３３）。
【００２０】
以上のように第１実施形態の製造方法およびそれにより製造された半導体装置１００によれば、熱硬化性樹脂たる導電性ペースト１４を用いているので、以降の工程において、再リフローはなくなり、プロセス設計の自由度が向上する。また、導電性ペーストビアが高さのばらつきを吸収するので、余計な研磨を行わなくても、インターポーザ基板２の上面、すなわち実装面、の平坦化（段差軽減）が可能となる。
【００２１】
＜第２実施形態＞
次に、本発明の半導体装置製造方法およびその方法により製造された半導体装置の第２実施形態について説明する。第２実施形態においては、配線基板１およびインターポーザ基板２については、第１実施形態と同じであり、その説明を省略する。一方、第２実施形態においては、第１実施形態の構成に加えて、インターポーザ基板２を包囲できるような貫通孔または開口を有した絶縁基板４を用意する。ここで、絶縁基板４は、ポリイミド樹脂フィルムからなる絶縁層４１の両面に銅箔４２が設けられて構成されている。
そこで、図３（ａ）に示すように、第１実施形態と同様にインターポーザ基板２を配線基板１に位置決めすると共に、絶縁基板４を、その開口からインターポーザ基板２が露呈するように配線基板１上に配置する（ステップＳ４１）。
【００２２】
その後、そのように位置決めされた配線基板１、インターポーザ基板２、および絶縁基板４を、熱プレスにより積層する（ステップＳ４２、図３（ｂ））。このとき、第１実施形態と同様、導電性ペースト１４の硬化処理と、インターポーザ基板２の上面の電極２２の平坦化処理が一緒に行われる。また、かかる構成においては、配線基板１とインターポーザ基板２との間にアンダーフィル剤として接着剤１３が流動し充填される。
【００２３】
その後、図３（ｃ）に示すように、第１実施形態と同様、インターポーザ基板２の上面の電極２２と、ベアチップ３の微小バンプ３１とが対応するように、ベアチップ３をインターポーザ基板２に対して位置決めし、フリップチップボンダ等で実装する（ステップＳ４３）。
【００２４】
以上のように第２実施形態の製造方法およびそれにより製造された半導体装置２００によれば、第１実施形態の効果に加えて、同一材料でインターポーザ基板２の周囲が充填されて、線膨張係数や弾性率などの材料特性が異なる材料界面を少なくできることから、材料界面での熱応力により剥離や集中場を減少でき、結果的に壊れにくい構造を達成し易くなる。
【００２５】
＜第３実施形態＞
次に、本発明の半導体装置製造方法およびその方法により製造された半導体装置の第３実施形態について説明する。第３実施形態における半導体装置３００は、第２実施形態の製造方法により作製された半導体装置２００に対して、ベアチップ３を封止するようにさらなる基材（絶縁層）を積層することにより作製される。
【００２６】
図４は、第３の実施形態を説明するための図である。
ここで、基材５は、絶縁層５１、銅箔５２、および層間接着剤５３で構成され、配線基板１と同様に作製されたものに対して、ベアチップ３が嵌るような貫通孔または開口が設けられたものである。また、基材６は、絶縁層６１および層間接着剤６３で構成されている。
【００２７】
そこで、図４（ａ）に示すように、半導体装置２００に対して、ベアチップ３を覆うように、基材５および基材６を位置決めする（ステップＳ５１）。その後、図４（ｂ）に示すように、そのように位置決めされた半導体装置２００、基材５、および基材６を、熱プレスにより積層する（ステップＳ５２）。このとき、インターポーザ基板２とベアチップ３との間にアンダーフィル剤として接着剤５３が流動し充填される。
【００２８】
以上のように第３実施形態の製造方法およびそれにより製造された半導体装置３００によれば、第２実施形態の効果に加えて、ベアチップ３の界面においての密着力が向上するという利点がある。
【産業上の利用可能性】
【００２９】
本発明の半導体装置製造方法およびその方法により製造された半導体装置は、ＩＣや受動部品など電子部品を内蔵する多層配線基板で実現化できる。
【符号の説明】
【００３０】
１００、２００、３００ 半導体装置、１ 配線基板、１１ 絶縁層、１２ 銅回路パターン、１３ 層間接着剤、１４ 導電性ペースト、２ インターポーザ基板、２１ 絶縁層、２２ 電極、２３ 貫通配線、３ ベアチップ、３１ 微小バンプ、４ 絶縁基板、４１ 絶縁層、４２ 銅箔、５ 基材、５１ 絶縁層、５２ 銅箔、５３ 層間接着剤、６ 基材、６１ 絶縁層、６３ 層間接着剤。
【特許請求の範囲】
【請求項１】
一方の面に第１電極を有すると共に、前記一方の面から他方の面に貫通孔を開けて熱硬化性樹脂を充填することにより形成される層間導電部を有する第１配線基板を形成する工程と、
インターポーザ基板の前記第１配線基板側の第２電極と前記層間導電部とが電気的に接続されるように、前記インターポーザ基板を前記第１配線基板に位置決め配置する工程と、
前記第１配線基板および前記インターポーザ基板を熱プレスにより積層することにより、前記層間導電部の硬化処理と、前記インターポーザ基板の前記第１配線基板側とは反対側の第３電極が設けられた面の平坦化処理とを一緒に行う工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
一方の面に第１電極を有すると共に、前記一方の面から他方の面に貫通孔を開けて熱硬化性樹脂を充填することにより形成される層間導電部を有する第１配線基板を形成する工程と、
インターポーザ基板の前記第１配線基板側の第２電極と前記層間導電部とが電気的に接続されるように、前記インターポーザ基板を前記第１配線基板に位置決め配置する工程と、
開口部が設けられた第１絶縁層を、前記インターポーザ基板が前記開口部より露呈するように、前記第１配線基板に位置決め配置する工程と、
前記第１配線基板、前記インターポーザ基板および前記第１絶縁層を熱プレスにより一括積層することにより、前記層間導電部の硬化処理と、前記インターポーザ基板の前記第１配線基板側とは反対側の第３電極が設けられた面の平坦化処理とを一緒に行う工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項３】
前記硬化処理および前記平坦化処理の工程の後、前記インターポーザ基板の前記第３電極と電気的に接続されるように、電子部品を前記インターポーザ基板上に接続することを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
一方の面に第１電極を有すると共に、前記一方の面から他方の面に貫通孔を開けて熱硬化性樹脂を充填することにより形成される層間導電部を有する第１配線基板上に、一方の面の第２電極と、他方の面の、前記第２電極よりも微細な第３電極とを電気的に接続する貫通配線を有するインターポーザ基板が、前記層間導電部と前記第２電極とが電気的に接続するように、熱プレスにより積層されて構成されたことを特徴とする半導体装置。
【請求項５】
開口部が設けられた第１絶縁層を、前記インターポーザ基板が前記開口部より露呈するように、前記第１配線基板および前記インターポーザ基板と、一括積層するように構成された請求項４に記載の半導体装置。
【請求項６】
前記第３電極上に電子部品を載置し、その電子部品を覆うように第２絶縁層を積層するように構成された請求項５に記載の半導体装置。
【請求項１】
一方の面に第１電極を有すると共に、前記一方の面から他方の面に貫通孔を開けて熱硬化性樹脂を充填することにより形成される層間導電部を有する第１配線基板を形成する工程と、
インターポーザ基板の前記第１配線基板側の第２電極と前記層間導電部とが電気的に接続されるように、前記インターポーザ基板を前記第１配線基板に位置決め配置する工程と、
前記第１配線基板および前記インターポーザ基板を熱プレスにより積層することにより、前記層間導電部の硬化処理と、前記インターポーザ基板の前記第１配線基板側とは反対側の第３電極が設けられた面の平坦化処理とを一緒に行う工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
一方の面に第１電極を有すると共に、前記一方の面から他方の面に貫通孔を開けて熱硬化性樹脂を充填することにより形成される層間導電部を有する第１配線基板を形成する工程と、
インターポーザ基板の前記第１配線基板側の第２電極と前記層間導電部とが電気的に接続されるように、前記インターポーザ基板を前記第１配線基板に位置決め配置する工程と、
開口部が設けられた第１絶縁層を、前記インターポーザ基板が前記開口部より露呈するように、前記第１配線基板に位置決め配置する工程と、
前記第１配線基板、前記インターポーザ基板および前記第１絶縁層を熱プレスにより一括積層することにより、前記層間導電部の硬化処理と、前記インターポーザ基板の前記第１配線基板側とは反対側の第３電極が設けられた面の平坦化処理とを一緒に行う工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項３】
前記硬化処理および前記平坦化処理の工程の後、前記インターポーザ基板の前記第３電極と電気的に接続されるように、電子部品を前記インターポーザ基板上に接続することを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
一方の面に第１電極を有すると共に、前記一方の面から他方の面に貫通孔を開けて熱硬化性樹脂を充填することにより形成される層間導電部を有する第１配線基板上に、一方の面の第２電極と、他方の面の、前記第２電極よりも微細な第３電極とを電気的に接続する貫通配線を有するインターポーザ基板が、前記層間導電部と前記第２電極とが電気的に接続するように、熱プレスにより積層されて構成されたことを特徴とする半導体装置。
【請求項５】
開口部が設けられた第１絶縁層を、前記インターポーザ基板が前記開口部より露呈するように、前記第１配線基板および前記インターポーザ基板と、一括積層するように構成された請求項４に記載の半導体装置。
【請求項６】
前記第３電極上に電子部品を載置し、その電子部品を覆うように第２絶縁層を積層するように構成された請求項５に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１３−６２４２４（Ｐ２０１３−６２４２４Ａ）
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願番号】特願２０１１−２００６６０（Ｐ２０１１−２００６６０）
【出願日】平成２３年９月１４日（２０１１．９．１４）
【出願人】（０００００５１８６）株式会社フジクラ (4,463)
【Ｆターム（参考）】
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願日】平成２３年９月１４日（２０１１．９．１４）
【出願人】（０００００５１８６）株式会社フジクラ (4,463)
【Ｆターム（参考）】
[ Back to top ]