半導体装置用Ａｌ合金膜
【課題】半導体装置の製造工程で高温下に曝された場合であっても、ヒロックの発生が抑制されて耐熱性に優れ、かつ膜自体の電気抵抗率が低く抑えられた半導体装置用Ａｌ合金膜を提供する。
【解決手段】５００℃で３０分間保持する加熱処理を行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が５００ｎｍ〜５μｍであることを特徴とする半導体装置用Ａｌ合金膜。（ａ）Ａｌマトリックスの最大粒径が８００ｎｍ以下（ｂ）ヒロック密度が１×１０９個／ｍ２未満（ｃ）電気抵抗率が１０μΩｃｍ以下
【解決手段】５００℃で３０分間保持する加熱処理を行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が５００ｎｍ〜５μｍであることを特徴とする半導体装置用Ａｌ合金膜。（ａ）Ａｌマトリックスの最大粒径が８００ｎｍ以下（ｂ）ヒロック密度が１×１０９個／ｍ２未満（ｃ）電気抵抗率が１０μΩｃｍ以下
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置用Ａｌ合金膜に関するものであり、例えば半導体装置における半導体素子、特には半導体素子の例えば電極や電気配線に用いられるＡｌ合金膜に関するものである。
【背景技術】
【０００２】
近年、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やパワーＭＯＳＦＥＴ（パワーＭＯＳ型電界効果トランジスタ）などの、絶縁ゲート（ＭＯＳ）型の半導体装置が大電力を制御するパワーデバイスとして普及している。
【０００３】
図１を参照しながら一般的なＩＧＢＴの構成を説明する。ｐ型のコレクタ層にはコレクタ電極が接続されている。コレクタ層の上にｎ型のベース層が形成されている。ｎ型のベース層の上部にはｐ型のボディー領域が形成され、その内部にｎ型のエミッタ層が形成されている。２つのエミッタ層間にあるｎ型のベース層の領域がチャネル領域であり、そのチャネル領域上には、ゲート絶縁膜およびゲート電極が形成されている。また、エミッタ層の上部にはエミッタ電極が形成されている。一般的にこれらのｎ型領域やｐ型領域は、Ｓｉなどからなる基板にＰやＢが元々含まれるか、領域ごとに決められたドーズ量、加速電圧、注入角度にてＰやＡｓ、Ｂをイオン注入した後に、領域ごとに決められた温度、時間で活性化の熱処理を行うことで形成される。
【０００４】
ＩＧＢＴのエミッタ電極上面には金属製のワイヤーやリボンが接続され、これらを通して外部端子に接続されている。コレクタ電極は回路基板などに半田層を介して直接固定し接続されている。
【０００５】
チャネル領域がｐ型のＩＧＢＴでは、エミッタ電極に負のバイアス、裏面電極に正のバイアスを印加するのと並行し、ゲート電極に正のバイアスを印加することで、チャネル領域に反転層が形成され、エミッタ層とｎ型ベース層が反転層で接続されて電流が流れる。この電流はコレクタ電極に流れる。
【０００６】
上記エミッタ電極等には、例えば純ＡｌやＡｌ−Ｓｉ合金等のＡｌ系膜が用いられている。
【０００７】
ところで上記ＩＧＢＴの製造プロセスでは、エミッタ電極を形成後、基板の裏面よりコレクタ層のイオン注入を行う。次いで、４５０℃以下の熱処理を行うことによって注入されたイオンの活性化を図る。よって、上記エミッタ電極等には熱処理による熱応力が加わる。また、ＩＧＢＴは実使用環境において、約２５０〜３５０℃に繰り返し曝される場合があるが、この場合も、上記電極等に熱応力が加わる。
【０００８】
しかしながら、製造プロセス時の熱処理温度が例えば約４５０℃より高くなる場合や、実使用環境において２００〜３５０℃程度の高温に繰り返し曝される場合、上記電極等を構成するＡｌ系膜には、ヒロックと呼ばれる突起状の形状異常が生じたり、合金添加元素の異常析出や、接触する薄膜間で原子の相互拡散が生じ、薄膜自体が劣化する。よってこれまでは、高々４５０℃以下での熱処理しか行えず、実使用温度も低温にせざるを得なかった。
【０００９】
例えば特許文献１には、コレクタ層を活性化する目的で８００〜９５０℃の熱処理を施すことが記載されているが、この様な高温での熱処理は、配線膜の形成前に限られている。配線膜を成膜した状態では、４５０℃程度の熱処理しか施されておらず、より高温で熱処理することについては記載されていない。また、実使用環境時の耐熱性については全く評価されていない。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００７−２４２６９９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上述したように、Ａｌ系膜を形成した状態でコレクタ層活性化のための熱処理を行う場合、熱処理温度を高くすると、熱応力によりＡｌ系膜に突起状の形状異常（ヒロック）が発生するなどの問題が生じる。しかし熱処理温度を比較的低めにすると、コレクタ層の活性化に２時間程度と長時間を要したり、活性化が不十分となるリスクがある。
【００１２】
そこで従来は、上記Ａｌ系膜の膜厚を厚くし、かつ熱処理温度の上限をせいぜい４５０℃程度にしていた。しかし昨今、ＩＧＢＴなどのパワー半導体素子の特性向上が強く要求されており、より高温で熱処理してコレクタ層を十分活性化する等の必要性があることから、上記Ａｌ系膜として、熱処理温度の高温化に耐えうるものが求められている。
【００１３】
また上述した通り、半導体素子の使用環境や動作環境によっては、断続的に３５０℃程度までの熱がＡｌ系膜に加わることもあるが、この様な熱負荷に対しても優れた耐熱性を発揮するＡｌ系膜が求められている。
【００１４】
更にＡｌ系膜には、耐熱性の他に低い電気抵抗率が要求される。Ａｌ系膜に含まれる合金元素の添加量が多くなると、Ａｌ系膜自体の電気抵抗率が増加してしまうため、半導体装置の製造工程で熱履歴を受けるなかで、電気抵抗率が十分に低減されることも求められている。
【００１５】
また従来では、上述した通り耐熱性確保の観点からＡｌ系膜を厚くする必要があったが、成膜の効率が悪くかつ材料コストがかかるため、Ａｌ系膜の薄膜化も求められている。
【００１６】
本発明は上記事情に鑑みてなされたものであり、その目的は、半導体装置の製造工程で高温下に曝された場合や、実使用環境下で繰り返し加熱された場合であっても、ヒロックの発生が抑制されて耐熱性に優れ、かつ膜自体の電気抵抗率が低く抑えられ、更には薄膜化を図ることのできる半導体装置用Ａｌ合金膜を実現することにある。
【００１７】
また本発明は、更に、上記Ａｌ合金膜を備えた半導体装置（具体的には、例えば半導体素子、より具体的には、半導体素子の例えば電極や電気配線）、および上記Ａｌ合金膜を形成するためのスパッタリングターゲットを提供することを目的とするものである。
【課題を解決するための手段】
【００１８】
上記課題を解決し得た本発明の半導体装置用Ａｌ合金膜は、５００℃で３０分間保持する加熱処理を行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が５００ｎｍ〜５μｍであるところに特徴を有する。
（ａ）Ａｌマトリックスの最大粒径が８００ｎｍ以下
（ｂ）ヒロック密度が１×１０９個／ｍ２未満
（ｃ）電気抵抗率が１０μΩｃｍ以下
【００１９】
また本発明の半導体装置用Ａｌ合金膜は、３００℃で５時間保持する加熱処理を５回繰り返し行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が５００ｎｍ〜５μｍであるところに特徴を有するものでもある。
（ａ）Ａｌマトリックスの最大粒径が８００ｎｍ以下
（ｂ）ヒロック密度が１×１０９個／ｍ２未満
（ｃ）電気抵抗率が１０μΩｃｍ以下
【００２０】
本発明の好ましい実施形態において、前記半導体装置用Ａｌ合金膜は、金属成分として、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）と、Ｓｉおよび／またはＧｅとを含むものである。
【００２１】
本発明の好ましい実施形態において、前記半導体装置用Ａｌ合金膜は、更に、Ｎｉおよび／またはＣｏを含むものである。
【００２２】
本発明の好ましい実施形態において、前記半導体装置用Ａｌ合金膜は、更に、Ｃｕを含むものである。
【００２３】
本発明の好ましい実施形態において、前記Ｘ群元素の含有量は、０．１〜５原子％である。
【００２４】
本発明の好ましい実施形態において、前記Ｓｉおよび／またはＧｅの含有量は、０．１〜３原子％である。
【００２５】
本発明の好ましい実施形態において、前記Ｎｉおよび／またはＣｏの含有量は、０．１〜３原子％である。
【００２６】
本発明の好ましい実施形態において、前記Ｃｕの含有量は、０．１〜２原子％である。
【００２７】
また本発明には、前記Ａｌ合金膜を形成するためのスパッタリングターゲットであって、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）を０．１〜５原子％含むと共に、Ｓｉおよび／またはＧｅを０．１〜３原子％含み、残部がＡｌおよび不可避的不純物であるところに特徴を有するスパッタリングターゲットも含まれる。
【００２８】
本発明の好ましい実施形態において、前記スパッタリングターゲットは、更に、Ｎｉおよび／またはＣｏを０．１〜３原子％含むものである。
【００２９】
本発明の好ましい実施形態において、前記スパッタリングターゲットは、更に、Ｃｕを０．１〜２原子％含むものである。
【００３０】
本発明には、前記半導体装置用Ａｌ合金膜を備えた半導体装置も包含される。
【００３１】
本発明には、前記半導体装置用Ａｌ合金膜を備えた半導体素子も包含される。
【００３２】
本発明には、前記半導体装置用Ａｌ合金膜からなる半導体素子の電極も包含される。
【００３３】
本発明には、前記半導体装置用Ａｌ合金膜からなる半導体素子の電気配線も包含される。
【００３４】
本発明には、基板上に少なくとも、前記半導体装置用Ａｌ合金膜を備えた半導体構造であって、前記基板と前記Ａｌ合金膜が直接接触しているところに特徴を有する半導体構造も包含される。前記基板として、Ｓｉ基板、ＳｉＣ基板、またはＧａＮ基板が挙げられる。
【発明の効果】
【００３５】
本発明によれば、Ａｌ合金膜の耐熱性（特に高温耐熱性）に優れているため、これを例えば半導体素子の電極・電気配線として備えた、例えばＩＧＢＴの製造プロセスにおいて、コレクタ層のイオン活性化等のための熱処理を高温で行うことができる。また、実使用環境において、約２５０〜３５０℃の温度に繰り返し曝された場合であっても、特性の劣化を抑えることができる。更には、電気抵抗率が小さく、かつ薄膜化を図ることのできるＡｌ合金膜を実現できる。その結果、上記Ａｌ合金膜を備えて特性の向上したパワー半導体素子、またこの半導体素子を備えて優れた特性を発揮する上記ＩＧＢＴ等の半導体装置を実現することができる。
【図面の簡単な説明】
【００３６】
【図１】図１は、一般的なＩＧＢＴの構成を示す概略断面図である。
【図２】図２は、熱処理条件とＡｌ合金膜におけるＡｌマトリックスの結晶粒径との関係を模式的に示した説明図である。
【発明を実施するための形態】
【００３７】
本発明者らは、前記課題を解決するために鋭意研究を重ねた。その結果、Ａｌ合金膜として、本発明で規定する条件（特には、Ａｌマトリックスの最大粒径を８００ｎｍ以下）を満たすようにすれば、半導体素子の製造工程で高温熱処理を受けたり、実使用環境において繰り返し熱処理を受けた後であっても、驚くべきことに、ヒロック密度が１×１０９個／ｍ２未満に抑えられて優れた耐熱性を発揮し、かつ電気抵抗率が１０μΩｃｍ以下に抑えられることを見出した。以下、本発明について詳述する。
【００３８】
本発明のＡｌ合金膜は、膜厚が５００ｎｍ〜５μｍであって、かつ５００℃で３０分間保持する加熱処理（以下「加熱パターン１」ということがある）を行った後に、下記（ａ）〜（ｃ）を全て満たすところに特徴を有する。
（ａ）Ａｌマトリックスの最大粒径が８００ｎｍ以下
（ｂ）ヒロック密度が１×１０９個／ｍ２未満
（ｃ）電気抵抗率が１０μΩｃｍ以下
【００３９】
本発明のＡｌ合金膜は、前記加熱パターン１（５００℃で３０分間保持する加熱処理）の前の熱処理の有無や、この加熱パターン１の前に施された熱処理の条件によらず、上記（ａ）〜（ｃ）を全て満たすものである。よって本発明のＡｌ合金膜は、半導体装置の製造工程で４５０〜６００℃の高温に曝され、その後更に、前記加熱パターン１の加熱処理が施された場合であっても、上記（ａ）〜（ｃ）を全て満たす。
【００４０】
尚、上記加熱パターン１の加熱雰囲気は、不活性ガス（Ｎ2）雰囲気または真空雰囲気である。
【００４１】
上記（ａ）に示すＡｌマトリックスの最大粒径は、好ましくは７００ｎｍ以下、より好ましくは５００ｎｍ以下である。このＡｌマトリックスの最大粒径は、後述する実施例に示す方法で測定されるものである。
【００４２】
上記（ｂ）は、Ａｌ合金膜の表面に、加熱により形成されるヒロック（熱応力によりＡｌ合金膜に形成される突起状の形状異常）の密度を規定したものである。本発明においてヒロック密度は、好ましくは５×１０８個／ｍ２未満であり、より好ましくは１×１０８個／ｍ２以下である。このヒロック密度は、後述する実施例に示す方法で測定される。
【００４３】
上記（ｃ）に示す電気抵抗率は、好ましくは９．０μΩｃｍ以下、より好ましくは８．０μΩｃｍ以下、更に好ましくは７．０μΩｃｍ以下、特に好ましくは６．０μΩｃｍ以下である。この電気抵抗率は、後述する実施例で示す方法で測定される。
【００４４】
本発明のＡｌ合金膜の膜厚は、５００ｎｍ〜５μｍである。成膜の効率や装置の小型化のために薄膜化を図る場合には、４μｍ以下とすることが好ましく、３μｍ以下とすることがより好ましい。尚、より高い耐熱性のＡｌ合金膜を得る観点からは、膜厚を７００ｎｍ以上とすることが好ましく、より好ましくは１μｍ以上である。
【００４５】
また、本発明の半導体装置用Ａｌ合金膜は、膜厚が５００ｎｍ〜５μｍであって、かつ３００℃で５時間保持を５回繰り返す加熱処理（以下「加熱パターン２」ということがある）を行った後に、上記（ａ）〜（ｃ）を全て満たす点に特徴を有するものでもある。
【００４６】
この３００℃で５時間保持を５回繰り返す加熱処理は、実使用環境を想定したものである。本発明のＡｌ合金膜は、前記加熱パターン２（３００℃で５時間保持を５回繰り返す加熱処理）の前の熱処理の有無や、この加熱パターン２の前に施された熱処理の条件によらず、上記（ａ）〜（ｃ）を全て満たすものである。よって本発明のＡｌ合金膜は、半導体装置の製造工程で４５０〜６００℃の高温にさらされ、その後更に、前記加熱パターン２の加熱処理が施された場合であっても、上記（ａ）〜（ｃ）を全て満たす。
【００４７】
尚、上記加熱パターン２の加熱雰囲気は、不活性ガス（Ｎ2）雰囲気または真空雰囲気である。
【００４８】
この加熱パターン２を施したＡｌ合金膜に関する上記（ａ）〜（ｃ）および膜厚の詳細は、前記加熱パターン１の場合と同じである。
【００４９】
前記Ａｌ合金膜を得るには、下記成分組成のＡｌ合金膜とすることが推奨される。即ち、金属成分として、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）と、Ｓｉおよび／またはＧｅとを含むＡｌ−Ｘ群元素−Ｓｉおよび／またはＧｅ合金膜とすることが推奨される。
【００５０】
ここで、上記Ｘ群の元素（Ｘ群元素）は、融点が概ね１６００℃以上の高融点金属から構成されており、高温下の耐熱性向上に寄与する元素である。これらの元素は、単独で添加しても良いし、２種以上を併用しても良い。
【００５１】
上記Ｘ群元素の含有量（単独で含有する場合は単独の量であり、２種以上を併用するときは合計量である。）は、０．１〜５原子％であることが好ましい。Ｘ群元素の含有量が０．１原子％未満では、上記作用が有効に発揮されないため、Ｘ群元素の含有量の好ましい下限を０．１原子％とした。Ｘ群元素の含有量は、より好ましくは０．２原子％以上、更に好ましくは０．３原子％以上である。一方、Ｘ群元素の含有量が５原子％を超えると、Ａｌ合金膜の電気抵抗率が高くなり過ぎるほか、配線加工時に残渣が発生し易くなるなどの問題が生じるため、Ｘ群元素の含有量の好ましい上限を５原子％とした。Ｘ群元素の含有量は、より好ましくは３．０原子％以下であり、更に好ましくは２．０原子％以下である。
【００５２】
また、上記Ｓｉおよび／またはＧｅは、上記Ｘ群元素と複合添加することによって高温耐熱性向上に寄与する元素である。更に、Ａｌ合金膜とＳｉ基板等との間の原子の相互拡散を抑制するといった上記Ｘ群元素にはない作用も有している。
【００５３】
Ｓｉおよび／またはＧｅによる上記作用を有効に発揮させるためには、Ｓｉおよび／またはＧｅ（単独で含有する場合は単独の量であり、２種を併用するときは合計量である。）は０．１〜３原子％であることが好ましい。Ｓｉおよび／またはＧｅの含有量が０．１原子％未満であると、耐熱性向上に寄与せず、拡散抑制効果が有効に発揮されないため、Ｓｉおよび／またはＧｅの含有量の好ましい下限を０．１原子％とした。Ｓｉおよび／またはＧｅの含有量は、より好ましくは０．３原子％以上、更に好ましくは０．５原子％以上である。一方、３原子％を超えると、Ａｌ合金膜自体の電気抵抗率が高くなり過ぎ、配線加工時に残渣が発生し易くなるなどの問題があるため、Ｓｉおよび／またはＧｅの含有量の好ましい上限を３原子％とした。Ｓｉおよび／またはＧｅの含有量は、より好ましくは２．５原子％以下であり、更に好ましくは２．０原子％以下である。
【００５４】
本発明のＡｌ合金膜として、上記Ｘ群元素と、Ｓｉおよび／またはＧｅとを含有し、残部がＡｌおよび不可避的不純物のものが挙げられる。
【００５５】
また本発明のＡｌ合金膜は、上述したＸ群元素、ならびに、Ｓｉおよび／またはＧｅの他に、Ｎｉおよび／またはＣｏや、Ｃｕを含有していてもよい。
【００５６】
Ｎｉおよび／またはＣｏは、更なる耐熱性の向上を可能にする元素である。これらは単独で添加しても良いし、両方を添加しても良い。このような作用を有効に発揮させるためには、Ｎｉおよび／またはＣｏの含有量（単独の場合は単独の含有量であり、両方を含有する場合は合計量である）を０．１〜３原子％とすることが好ましい。上記元素の含有量が０．１原子％未満の場合、所望の効果が得られないため、好ましい下限値を０．１原子％とした。一方、Ｎｉおよび／またはＣｏの含有量が３原子％を超えると、Ａｌ合金膜の電気抵抗率が高まる。上記元素のより好ましい上限値は１．０原子％であり、更に好ましい上限値は０．６原子％である。
【００５７】
Ｃｕも、更なる耐熱性の向上を可能にする元素である。このような作用を有効に発揮させるためには、Ｃｕの含有量を０．１〜２原子％とすることが好ましい。Ｃｕの含有量が０．１原子％未満の場合、上記効果を発揮させることが困難になるため、好ましい下限値を０．１原子％とした。より好ましい下限値は０．３原子％であり、更に好ましい下限値は０．５原子％である。一方、Ｃｕの含有量が２原子％を超えると、Ａｌ合金膜の電気抵抗率が高まる。上記元素のより好ましい上限値は１．５原子％であり、更に好ましい上限値は１．０原子％である。
【００５８】
上記Ａｌ合金膜は、スパッタリング法にてスパッタリングターゲット（以下「ターゲット」ということがある）を用いて形成することが望ましい。イオンプレーティング法や電子ビーム蒸着法、真空蒸着法で形成された薄膜よりも、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成できるからである。
【００５９】
また、上記スパッタリング法で上記Ａｌ合金膜を形成するには、上記ターゲットとして、前述した元素を含むものであって、所望のＡｌ合金膜と同一組成のＡｌ合金スパッタリングターゲットを用いれば、組成ズレの恐れがなく、所望の成分組成のＡｌ合金膜を形成することができるのでよい。
【００６０】
本発明には、前述したＡｌ合金膜と同じ組成のスパッタリングターゲットも本発明の範囲内に包含される。詳細には、上記ターゲットとして、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）を０．１〜５原子％含むと共に、Ｓｉおよび／またはＧｅを０．１〜３原子％含み、残部がＡｌおよび不可避的不純物であるターゲットのほか、更に、Ｎｉおよび／またはＣｏを０．１〜３原子％や、Ｃｕを０．１〜２原子％含むターゲットが含まれる。
【００６１】
上記ターゲットの形状は、スパッタリング装置の形状や構造に応じて任意の形状（角型プレート状、円形プレート状、ドーナツプレート状、円筒状など）に加工したものが含まれる。
【００６２】
上記ターゲットの製造方法としては、溶解鋳造法や粉末焼結法、スプレイフォーミング法で、Ａｌ基合金からなるインゴットを製造して得る方法や、Ａｌ基合金からなるプリフォーム（最終的な緻密体を得る前の中間体）を製造した後、該プリフォームを緻密化手段により緻密化して得られる方法が挙げられる。
【００６３】
本発明には、上記Ａｌ合金膜を備えた半導体装置も包含される。本発明のＡｌ合金膜を、この半導体装置の、特には半導体素子、更に特には半導体素子の電極や電気配線（例えば、前述したＩＧＢＴにおけるエミッタ電極等）に用いれば、上記効果を十分に発揮させることができる。
【００６４】
本発明のＡｌ合金膜は、半導体装置（特に半導体素子）においてＳｉ基板、ＳｉＣ基板、またはＧａＮ基板と接続される場合がある。この場合、前記Ａｌ合金膜と前記基板とは直接接続されていてもよいし、前記Ａｌ合金膜と前記基板の間に、酸化シリコンや窒化シリコンなどの層間絶縁膜層、および／またはＳｉ、ＳｉＣ、ＧａＮなどからなる薄膜半導体層が形成されている部分が存在してもよい。
【００６５】
本発明においては、基板上に少なくとも、前記半導体装置用Ａｌ合金膜を備えた半導体構造であって、前記基板（例えばＳｉ基板、ＳｉＣ基板、またはＧａＮ基板）と前記Ａｌ合金膜が直接接触している場合であっても、該基板とＡｌ合金膜との間の原子の相互拡散が抑えられて、優れた半導体特性を発揮する。
【００６６】
本発明の半導体装置（例えばＩＧＢＴにおける、特に半導体素子）の製造工程では、本発明の半導体装置用Ａｌ合金膜を形成後、このＡｌ合金膜に４５０〜６００℃の高温熱処理が加わってもよい。上述した通り、本発明の半導体装置用Ａｌ合金膜は、耐熱性に優れているため、上記高温に曝された場合であってもヒロックの発生が抑制される。
【００６７】
本発明の半導体装置用Ａｌ合金膜を備えた半導体装置や半導体素子は、上述した高温での熱処理を行い得ること以外は、通常行われている方法で製造することができる。
【実施例】
【００６８】
以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。
【００６９】
（実施例１）
表１および表２に示す種々の合金組成のＡｌ合金膜（膜厚＝５００ｎｍ）を、ＤＣマグネトロン・スパッタ法にて、雰囲気ガス＝アルゴン、圧力＝２ｍＴｏｒｒ、基板温度＝２５℃（室温）の条件で成膜した。基板として、単結晶シリコン基板（面方位１００)を使用した（基板のサイズは直径４インチである）。
【００７０】
尚、上記種々の合金組成のＡｌ合金膜の形成には、真空溶解法で作製した種々の組成のＡｌ合金ターゲットをスパッタリングターゲットとして用いた。
【００７１】
また実施例で用いた種々のＡｌ合金膜における各合金元素の含有量は、ＩＣＰ発光分析（誘導結合プラズマ発光分析）法によって求めた。
【００７２】
上記のようにして成膜したＡｌ合金膜に対し、下記に示す加熱処理を施した後に、耐熱性、Ａｌ合金膜の電気抵抗率、Ａｌマトリックスの最大粒径を測定した。詳細について以下に示す。
【００７３】
（１）加熱処理後の耐熱性
成膜後のＡｌ合金膜に対し、不活性ガス（Ｎ2）雰囲気下にて、表１および表２に示す通り、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、４５０℃、５００℃、５５０℃、６００℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで表１および表２に示す通り５００℃で３０分間保持する加熱処理（２回目の熱処理、加熱パターン１）を行った。そして、加熱処理後のＡｌ合金膜の表面性状を光学顕微鏡（倍率：５００倍）で観察し、ヒロック密度（個／ｍ2）を測定した。尚、この測定では、直径０．１μｍ以上のヒロックを対象とした。
【００７４】
そして、表３に示す判断基準により耐熱性を評価した。本実施例では◎、○および△を合格とした。その結果を表１および表２に示す。
【００７５】
（２）加熱処理後のＡｌ合金膜の電気抵抗率（配線抵抗）
成膜後のＡｌ合金膜に１０μｍ幅のラインアンドスペースパターンを形成したものに対し、不活性ガス（Ｎ2）雰囲気下にて、表１および表２に示す通り、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、４５０℃、５００℃、５５０℃、６００℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで表１および表２に示す通り５００℃で３０分間保持する加熱処理（２回目の熱処理、加熱パターン１）を行ってから、４端子法で電気抵抗率を測定した。
【００７６】
そして、表３に示す判断基準により電気抵抗率を評価した。本実施例では◎、○および△を合格とした。その結果を表１および表２に示す。
【００７７】
（３）加熱処理後のＡｌマトリックスの最大粒径
成膜後のＡｌ合金膜に対し、不活性ガス（Ｎ2）雰囲気下にて、表１および表２に示す通り、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、４５０℃、５００℃、５５０℃、６００℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで５００℃で３０分間保持する加熱処理（２回目の熱処理）を行った。そして加熱処理後のＡｌ合金膜の表面を、平面ＴＥＭ（透過電子顕微鏡、倍率１５万倍）で観察した。
観察は、各サンプルの任意の場所において、３視野（一視野は１．２μｍ×１．６μｍ）行い、３視野中に観察されるＡｌマトリックス粒径（円相当直径）の最大値を最大粒径とした。
【００７８】
そして、表３に記載の判断基準により粒径を評価し、本実施例では◎、○および△を合格とした。その結果を表１および表２に示す。
【００７９】
【表１】
【００８０】
【表２】
【００８１】
【表３】
【００８２】
表１および表２より次のように考察できる。即ち、Ｎｏ．１〜４は、従来のＡｌ−Ｓｉまたは耐熱性が高いといわれているＡｌ−Ｎｄ、Ａｌ−ＴａからなるＡｌ合金膜であるが、これらの例では、特に１回目の熱処理を高温で行ったときに、熱処理を施した後のＡｌマトリックスの最大粒径が大きく、ヒロックが規定範囲を超えて過剰に発生した。これに対し、Ｎｏ．５〜６６は本発明の要件を満たすものであり、２回目の加熱処理後も、Ａｌマトリックスの最大粒径は小さく、またヒロックの発生も抑えられ、更には電気抵抗率の小さいものが得られた。
【００８３】
また、熱処理条件とＡｌマトリックスの結晶粒径の関係について、実施例１で得られた結果の傾向を図２に示す。この図２において、本発明のＡｌ合金膜は、１回目の熱処理後のＡｌマトリックスの結晶粒が、いずれの加熱温度（４５０℃、５００℃、５５０℃、６００℃）においても小さく、かつ２回目の熱処理として５００℃で３０分間の熱処理を施した後も、Ａｌマトリックスの結晶粒径は１回目の熱処理後とほとんど変わらず、Ａｌマトリックスの結晶粒は小さいままであった。これに対し、比較例に相当するＡｌ合金膜は、１回目の熱処理として５００℃で３０分間加熱保持する熱処理を施したところ、Ａｌマトリックスの結晶粒は著しく粗大化した。
【００８４】
（実施例２）
表４および表５に示す種々の合金組成のＡｌ合金膜（膜厚＝５００ｎｍ）を、ＤＣマグネトロン・スパッタ法にて、雰囲気ガス＝アルゴン、圧力＝２ｍＴｏｒｒ、基板温度＝２５℃（室温）の条件で成膜した。基板として、単結晶シリコン基板（面方位１００)を使用した（基板のサイズは直径４インチである）。
【００８５】
尚、上記種々の合金組成のＡｌ合金膜の形成には、真空溶解法で作製した種々の組成のＡｌ合金ターゲットをスパッタリングターゲットとして用いた。
【００８６】
また実施例で用いた種々のＡｌ合金膜における各合金元素の含有量は、ＩＣＰ発光分析（誘導結合プラズマ発光分析）法によって求めた。
【００８７】
上記のようにして成膜したＡｌ合金膜に対し、下記に示す加熱処理を施した後に、耐熱性、Ａｌ合金膜の電気抵抗率、Ａｌマトリックスの最大粒径を測定した。詳細について以下に示す。
【００８８】
（１）加熱処理後の耐熱性
成膜後のＡｌ合金膜に対し、不活性ガス（Ｎ2）雰囲気下にて、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、表４および表５に示す通り４５０℃、５００℃、５５０℃、６００℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで、実使用環境時で加わる熱処理を模擬して、表４および表５に示す通り３００℃で５時間保持する加熱処理を５回繰り返し施した（２回目の熱処理、加熱パターン２、一部の試料については、加熱処理の回数を１０回または３０回とした）。そして加熱処理後のＡｌ合金膜の表面性状を光学顕微鏡（倍率：５００倍）で観察し、ヒロックの密度（個／ｍ2）を測定した。尚、この測定では、直径０．１μｍ以上のヒロックを対象とした。
【００８９】
そして、表３に示す判断基準により耐熱性を評価した。本実施例では◎、○および△を合格とした。その結果を表４および表５に示す。
【００９０】
（２）加熱処理後のＡｌ合金膜の電気抵抗率（配線抵抗）
成膜後のＡｌ合金膜に１０μｍ幅のラインアンドスペースパターンを形成したものに対し、不活性ガス（Ｎ2）雰囲気下にて、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、表４および表５に示す通り４５０℃、５００℃、５５０℃、６００℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで、実使用環境時で加わる熱処理を模擬して、表４および表５に示す通り３００℃で５時間保持する加熱処理を５回繰り返し施してから（２回目の熱処理、加熱パターン２、一部の試料については、加熱処理の回数を１０回または３０回とした）、４端子法で電気抵抗率を測定した。
【００９１】
そして表３に示す判断基準により電気抵抗率を評価した。本実施例では◎、○および△を合格とした。その結果を表４および表５に示す。
【００９２】
（３）加熱処理後のＡｌマトリックスの最大粒径
成膜後のＡｌ合金膜に対し、不活性ガス（Ｎ2）雰囲気下にて、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、表４および表５に示す通り４５０℃、５００℃、５５０℃、６００℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行った後、実使用環境時で加わる熱処理を模擬して、表４および表５に示す通り３００℃で５時間保持する加熱処理を５回繰り返し施した（２回目の熱処理、加熱パターン２、一部の試料については、加熱処理の回数を１０回または３０回とした）。そして加熱処理後のＡｌ合金膜の表面を平面ＴＥＭ（透過電子顕微鏡、倍率１５万倍）で観察した。観察は、各サンプルの任意の場所において、３視野（一視野は１．２μｍ×１．６μｍ）行い、３視野中に観察されるＡｌマトリックス粒径（円相当直径）の最大値を最大粒径とした。
【００９３】
そして表３に記載の判断基準により粒径を評価し、本実施例では◎、○および△を合格とした。その結果を表４および表５に示す。
【００９４】
【表４】
【００９５】
【表５】
【００９６】
表４および表５より次のように考察できる。即ち、Ｎｏ．１〜４は本発明の要件を満たすものでなく、繰り返し熱処理を施した後のＡｌマトリックスの最大粒径は大きく、またヒロックが規定範囲を超えて過剰に発生した。これに対し、Ｎｏ．５〜６８は本発明の要件を満たすものであり、２回目の加熱処理後も、Ａｌマトリックスの最大粒径は小さく、ヒロック密度が小さく、かつ電気抵抗率の小さいものが得られた。
【００９７】
尚、表５において、Ａｌ−０．１Ｎｉ−０．５Ｇｅ−１．０Ｓｉ−０．５Ｔａについては、２回目の熱処理における繰り返し回数を１０回（Ｎｏ．４８）、３０回（Ｎｏ．４９）とした場合についても評価したが、この様に繰り返し回数を増加させた場合も、繰り返し回数が５回の場合と同様に良好な特性を示した。
【００９８】
（実施例３）
表６に示す種々の合金組成のＡｌ合金膜を、表６に示す通り膜厚を変えて（膜厚＝６００ｎｍ〜４μｍ）、ＤＣマグネトロン・スパッタ法にて、雰囲気ガス＝アルゴン、圧力＝２ｍＴｏｒｒ、基板温度＝２５℃（室温）の条件で成膜した。基板として単結晶シリコン基板（面方位１００)を使用した（基板のサイズは直径４インチである）。
【００９９】
尚、上記種々の合金組成のＡｌ合金膜の形成には、真空溶解法で作製した種々の組成のＡｌ合金ターゲットをスパッタリングターゲットとして用いた。
【０１００】
また実施例で用いた種々のＡｌ合金膜における各合金元素の含有量は、ＩＣＰ発光分析（誘導結合プラズマ発光分析）法によって求めた。
【０１０１】
上記のようにして成膜したＡｌ合金膜に対し、実施例２と同様に、熱処理を施した後（実施例３においては、２回目の熱処理の繰り返し回数は表６に示す通りいずれも５回）、耐熱性、Ａｌ合金膜の電気抵抗率、Ａｌマトリックスの最大粒径を測定した。その結果を表６に示す。
【０１０２】
【表６】
【０１０３】
表６より次のように考察できる。即ち、Ｎｏ．１〜４は本発明の要件を満たすものでなく、熱処理を施した後のＡｌマトリックスの最大粒径が大きく、またヒロックが規定範囲を超えて過剰に発生した。これに対し、Ｎｏ．５〜８は本発明の要件を満たすものであり、２回目の加熱処理後も、いずれの膜厚の場合も、Ａｌマトリックスの最大粒径は小さく、ヒロック密度が小さく、かつ電気抵抗率の小さいものが得られた。
【０１０４】
尚、実施例１〜３において、１回目の熱処理はいずれの温度についても保持時間が３０分であるが、この保持時間を２００分とした場合であっても同様の結果が得られた。
【技術分野】
【０００１】
本発明は、半導体装置用Ａｌ合金膜に関するものであり、例えば半導体装置における半導体素子、特には半導体素子の例えば電極や電気配線に用いられるＡｌ合金膜に関するものである。
【背景技術】
【０００２】
近年、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やパワーＭＯＳＦＥＴ（パワーＭＯＳ型電界効果トランジスタ）などの、絶縁ゲート（ＭＯＳ）型の半導体装置が大電力を制御するパワーデバイスとして普及している。
【０００３】
図１を参照しながら一般的なＩＧＢＴの構成を説明する。ｐ型のコレクタ層にはコレクタ電極が接続されている。コレクタ層の上にｎ型のベース層が形成されている。ｎ型のベース層の上部にはｐ型のボディー領域が形成され、その内部にｎ型のエミッタ層が形成されている。２つのエミッタ層間にあるｎ型のベース層の領域がチャネル領域であり、そのチャネル領域上には、ゲート絶縁膜およびゲート電極が形成されている。また、エミッタ層の上部にはエミッタ電極が形成されている。一般的にこれらのｎ型領域やｐ型領域は、Ｓｉなどからなる基板にＰやＢが元々含まれるか、領域ごとに決められたドーズ量、加速電圧、注入角度にてＰやＡｓ、Ｂをイオン注入した後に、領域ごとに決められた温度、時間で活性化の熱処理を行うことで形成される。
【０００４】
ＩＧＢＴのエミッタ電極上面には金属製のワイヤーやリボンが接続され、これらを通して外部端子に接続されている。コレクタ電極は回路基板などに半田層を介して直接固定し接続されている。
【０００５】
チャネル領域がｐ型のＩＧＢＴでは、エミッタ電極に負のバイアス、裏面電極に正のバイアスを印加するのと並行し、ゲート電極に正のバイアスを印加することで、チャネル領域に反転層が形成され、エミッタ層とｎ型ベース層が反転層で接続されて電流が流れる。この電流はコレクタ電極に流れる。
【０００６】
上記エミッタ電極等には、例えば純ＡｌやＡｌ−Ｓｉ合金等のＡｌ系膜が用いられている。
【０００７】
ところで上記ＩＧＢＴの製造プロセスでは、エミッタ電極を形成後、基板の裏面よりコレクタ層のイオン注入を行う。次いで、４５０℃以下の熱処理を行うことによって注入されたイオンの活性化を図る。よって、上記エミッタ電極等には熱処理による熱応力が加わる。また、ＩＧＢＴは実使用環境において、約２５０〜３５０℃に繰り返し曝される場合があるが、この場合も、上記電極等に熱応力が加わる。
【０００８】
しかしながら、製造プロセス時の熱処理温度が例えば約４５０℃より高くなる場合や、実使用環境において２００〜３５０℃程度の高温に繰り返し曝される場合、上記電極等を構成するＡｌ系膜には、ヒロックと呼ばれる突起状の形状異常が生じたり、合金添加元素の異常析出や、接触する薄膜間で原子の相互拡散が生じ、薄膜自体が劣化する。よってこれまでは、高々４５０℃以下での熱処理しか行えず、実使用温度も低温にせざるを得なかった。
【０００９】
例えば特許文献１には、コレクタ層を活性化する目的で８００〜９５０℃の熱処理を施すことが記載されているが、この様な高温での熱処理は、配線膜の形成前に限られている。配線膜を成膜した状態では、４５０℃程度の熱処理しか施されておらず、より高温で熱処理することについては記載されていない。また、実使用環境時の耐熱性については全く評価されていない。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００７−２４２６９９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上述したように、Ａｌ系膜を形成した状態でコレクタ層活性化のための熱処理を行う場合、熱処理温度を高くすると、熱応力によりＡｌ系膜に突起状の形状異常（ヒロック）が発生するなどの問題が生じる。しかし熱処理温度を比較的低めにすると、コレクタ層の活性化に２時間程度と長時間を要したり、活性化が不十分となるリスクがある。
【００１２】
そこで従来は、上記Ａｌ系膜の膜厚を厚くし、かつ熱処理温度の上限をせいぜい４５０℃程度にしていた。しかし昨今、ＩＧＢＴなどのパワー半導体素子の特性向上が強く要求されており、より高温で熱処理してコレクタ層を十分活性化する等の必要性があることから、上記Ａｌ系膜として、熱処理温度の高温化に耐えうるものが求められている。
【００１３】
また上述した通り、半導体素子の使用環境や動作環境によっては、断続的に３５０℃程度までの熱がＡｌ系膜に加わることもあるが、この様な熱負荷に対しても優れた耐熱性を発揮するＡｌ系膜が求められている。
【００１４】
更にＡｌ系膜には、耐熱性の他に低い電気抵抗率が要求される。Ａｌ系膜に含まれる合金元素の添加量が多くなると、Ａｌ系膜自体の電気抵抗率が増加してしまうため、半導体装置の製造工程で熱履歴を受けるなかで、電気抵抗率が十分に低減されることも求められている。
【００１５】
また従来では、上述した通り耐熱性確保の観点からＡｌ系膜を厚くする必要があったが、成膜の効率が悪くかつ材料コストがかかるため、Ａｌ系膜の薄膜化も求められている。
【００１６】
本発明は上記事情に鑑みてなされたものであり、その目的は、半導体装置の製造工程で高温下に曝された場合や、実使用環境下で繰り返し加熱された場合であっても、ヒロックの発生が抑制されて耐熱性に優れ、かつ膜自体の電気抵抗率が低く抑えられ、更には薄膜化を図ることのできる半導体装置用Ａｌ合金膜を実現することにある。
【００１７】
また本発明は、更に、上記Ａｌ合金膜を備えた半導体装置（具体的には、例えば半導体素子、より具体的には、半導体素子の例えば電極や電気配線）、および上記Ａｌ合金膜を形成するためのスパッタリングターゲットを提供することを目的とするものである。
【課題を解決するための手段】
【００１８】
上記課題を解決し得た本発明の半導体装置用Ａｌ合金膜は、５００℃で３０分間保持する加熱処理を行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が５００ｎｍ〜５μｍであるところに特徴を有する。
（ａ）Ａｌマトリックスの最大粒径が８００ｎｍ以下
（ｂ）ヒロック密度が１×１０９個／ｍ２未満
（ｃ）電気抵抗率が１０μΩｃｍ以下
【００１９】
また本発明の半導体装置用Ａｌ合金膜は、３００℃で５時間保持する加熱処理を５回繰り返し行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が５００ｎｍ〜５μｍであるところに特徴を有するものでもある。
（ａ）Ａｌマトリックスの最大粒径が８００ｎｍ以下
（ｂ）ヒロック密度が１×１０９個／ｍ２未満
（ｃ）電気抵抗率が１０μΩｃｍ以下
【００２０】
本発明の好ましい実施形態において、前記半導体装置用Ａｌ合金膜は、金属成分として、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）と、Ｓｉおよび／またはＧｅとを含むものである。
【００２１】
本発明の好ましい実施形態において、前記半導体装置用Ａｌ合金膜は、更に、Ｎｉおよび／またはＣｏを含むものである。
【００２２】
本発明の好ましい実施形態において、前記半導体装置用Ａｌ合金膜は、更に、Ｃｕを含むものである。
【００２３】
本発明の好ましい実施形態において、前記Ｘ群元素の含有量は、０．１〜５原子％である。
【００２４】
本発明の好ましい実施形態において、前記Ｓｉおよび／またはＧｅの含有量は、０．１〜３原子％である。
【００２５】
本発明の好ましい実施形態において、前記Ｎｉおよび／またはＣｏの含有量は、０．１〜３原子％である。
【００２６】
本発明の好ましい実施形態において、前記Ｃｕの含有量は、０．１〜２原子％である。
【００２７】
また本発明には、前記Ａｌ合金膜を形成するためのスパッタリングターゲットであって、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）を０．１〜５原子％含むと共に、Ｓｉおよび／またはＧｅを０．１〜３原子％含み、残部がＡｌおよび不可避的不純物であるところに特徴を有するスパッタリングターゲットも含まれる。
【００２８】
本発明の好ましい実施形態において、前記スパッタリングターゲットは、更に、Ｎｉおよび／またはＣｏを０．１〜３原子％含むものである。
【００２９】
本発明の好ましい実施形態において、前記スパッタリングターゲットは、更に、Ｃｕを０．１〜２原子％含むものである。
【００３０】
本発明には、前記半導体装置用Ａｌ合金膜を備えた半導体装置も包含される。
【００３１】
本発明には、前記半導体装置用Ａｌ合金膜を備えた半導体素子も包含される。
【００３２】
本発明には、前記半導体装置用Ａｌ合金膜からなる半導体素子の電極も包含される。
【００３３】
本発明には、前記半導体装置用Ａｌ合金膜からなる半導体素子の電気配線も包含される。
【００３４】
本発明には、基板上に少なくとも、前記半導体装置用Ａｌ合金膜を備えた半導体構造であって、前記基板と前記Ａｌ合金膜が直接接触しているところに特徴を有する半導体構造も包含される。前記基板として、Ｓｉ基板、ＳｉＣ基板、またはＧａＮ基板が挙げられる。
【発明の効果】
【００３５】
本発明によれば、Ａｌ合金膜の耐熱性（特に高温耐熱性）に優れているため、これを例えば半導体素子の電極・電気配線として備えた、例えばＩＧＢＴの製造プロセスにおいて、コレクタ層のイオン活性化等のための熱処理を高温で行うことができる。また、実使用環境において、約２５０〜３５０℃の温度に繰り返し曝された場合であっても、特性の劣化を抑えることができる。更には、電気抵抗率が小さく、かつ薄膜化を図ることのできるＡｌ合金膜を実現できる。その結果、上記Ａｌ合金膜を備えて特性の向上したパワー半導体素子、またこの半導体素子を備えて優れた特性を発揮する上記ＩＧＢＴ等の半導体装置を実現することができる。
【図面の簡単な説明】
【００３６】
【図１】図１は、一般的なＩＧＢＴの構成を示す概略断面図である。
【図２】図２は、熱処理条件とＡｌ合金膜におけるＡｌマトリックスの結晶粒径との関係を模式的に示した説明図である。
【発明を実施するための形態】
【００３７】
本発明者らは、前記課題を解決するために鋭意研究を重ねた。その結果、Ａｌ合金膜として、本発明で規定する条件（特には、Ａｌマトリックスの最大粒径を８００ｎｍ以下）を満たすようにすれば、半導体素子の製造工程で高温熱処理を受けたり、実使用環境において繰り返し熱処理を受けた後であっても、驚くべきことに、ヒロック密度が１×１０９個／ｍ２未満に抑えられて優れた耐熱性を発揮し、かつ電気抵抗率が１０μΩｃｍ以下に抑えられることを見出した。以下、本発明について詳述する。
【００３８】
本発明のＡｌ合金膜は、膜厚が５００ｎｍ〜５μｍであって、かつ５００℃で３０分間保持する加熱処理（以下「加熱パターン１」ということがある）を行った後に、下記（ａ）〜（ｃ）を全て満たすところに特徴を有する。
（ａ）Ａｌマトリックスの最大粒径が８００ｎｍ以下
（ｂ）ヒロック密度が１×１０９個／ｍ２未満
（ｃ）電気抵抗率が１０μΩｃｍ以下
【００３９】
本発明のＡｌ合金膜は、前記加熱パターン１（５００℃で３０分間保持する加熱処理）の前の熱処理の有無や、この加熱パターン１の前に施された熱処理の条件によらず、上記（ａ）〜（ｃ）を全て満たすものである。よって本発明のＡｌ合金膜は、半導体装置の製造工程で４５０〜６００℃の高温に曝され、その後更に、前記加熱パターン１の加熱処理が施された場合であっても、上記（ａ）〜（ｃ）を全て満たす。
【００４０】
尚、上記加熱パターン１の加熱雰囲気は、不活性ガス（Ｎ2）雰囲気または真空雰囲気である。
【００４１】
上記（ａ）に示すＡｌマトリックスの最大粒径は、好ましくは７００ｎｍ以下、より好ましくは５００ｎｍ以下である。このＡｌマトリックスの最大粒径は、後述する実施例に示す方法で測定されるものである。
【００４２】
上記（ｂ）は、Ａｌ合金膜の表面に、加熱により形成されるヒロック（熱応力によりＡｌ合金膜に形成される突起状の形状異常）の密度を規定したものである。本発明においてヒロック密度は、好ましくは５×１０８個／ｍ２未満であり、より好ましくは１×１０８個／ｍ２以下である。このヒロック密度は、後述する実施例に示す方法で測定される。
【００４３】
上記（ｃ）に示す電気抵抗率は、好ましくは９．０μΩｃｍ以下、より好ましくは８．０μΩｃｍ以下、更に好ましくは７．０μΩｃｍ以下、特に好ましくは６．０μΩｃｍ以下である。この電気抵抗率は、後述する実施例で示す方法で測定される。
【００４４】
本発明のＡｌ合金膜の膜厚は、５００ｎｍ〜５μｍである。成膜の効率や装置の小型化のために薄膜化を図る場合には、４μｍ以下とすることが好ましく、３μｍ以下とすることがより好ましい。尚、より高い耐熱性のＡｌ合金膜を得る観点からは、膜厚を７００ｎｍ以上とすることが好ましく、より好ましくは１μｍ以上である。
【００４５】
また、本発明の半導体装置用Ａｌ合金膜は、膜厚が５００ｎｍ〜５μｍであって、かつ３００℃で５時間保持を５回繰り返す加熱処理（以下「加熱パターン２」ということがある）を行った後に、上記（ａ）〜（ｃ）を全て満たす点に特徴を有するものでもある。
【００４６】
この３００℃で５時間保持を５回繰り返す加熱処理は、実使用環境を想定したものである。本発明のＡｌ合金膜は、前記加熱パターン２（３００℃で５時間保持を５回繰り返す加熱処理）の前の熱処理の有無や、この加熱パターン２の前に施された熱処理の条件によらず、上記（ａ）〜（ｃ）を全て満たすものである。よって本発明のＡｌ合金膜は、半導体装置の製造工程で４５０〜６００℃の高温にさらされ、その後更に、前記加熱パターン２の加熱処理が施された場合であっても、上記（ａ）〜（ｃ）を全て満たす。
【００４７】
尚、上記加熱パターン２の加熱雰囲気は、不活性ガス（Ｎ2）雰囲気または真空雰囲気である。
【００４８】
この加熱パターン２を施したＡｌ合金膜に関する上記（ａ）〜（ｃ）および膜厚の詳細は、前記加熱パターン１の場合と同じである。
【００４９】
前記Ａｌ合金膜を得るには、下記成分組成のＡｌ合金膜とすることが推奨される。即ち、金属成分として、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）と、Ｓｉおよび／またはＧｅとを含むＡｌ−Ｘ群元素−Ｓｉおよび／またはＧｅ合金膜とすることが推奨される。
【００５０】
ここで、上記Ｘ群の元素（Ｘ群元素）は、融点が概ね１６００℃以上の高融点金属から構成されており、高温下の耐熱性向上に寄与する元素である。これらの元素は、単独で添加しても良いし、２種以上を併用しても良い。
【００５１】
上記Ｘ群元素の含有量（単独で含有する場合は単独の量であり、２種以上を併用するときは合計量である。）は、０．１〜５原子％であることが好ましい。Ｘ群元素の含有量が０．１原子％未満では、上記作用が有効に発揮されないため、Ｘ群元素の含有量の好ましい下限を０．１原子％とした。Ｘ群元素の含有量は、より好ましくは０．２原子％以上、更に好ましくは０．３原子％以上である。一方、Ｘ群元素の含有量が５原子％を超えると、Ａｌ合金膜の電気抵抗率が高くなり過ぎるほか、配線加工時に残渣が発生し易くなるなどの問題が生じるため、Ｘ群元素の含有量の好ましい上限を５原子％とした。Ｘ群元素の含有量は、より好ましくは３．０原子％以下であり、更に好ましくは２．０原子％以下である。
【００５２】
また、上記Ｓｉおよび／またはＧｅは、上記Ｘ群元素と複合添加することによって高温耐熱性向上に寄与する元素である。更に、Ａｌ合金膜とＳｉ基板等との間の原子の相互拡散を抑制するといった上記Ｘ群元素にはない作用も有している。
【００５３】
Ｓｉおよび／またはＧｅによる上記作用を有効に発揮させるためには、Ｓｉおよび／またはＧｅ（単独で含有する場合は単独の量であり、２種を併用するときは合計量である。）は０．１〜３原子％であることが好ましい。Ｓｉおよび／またはＧｅの含有量が０．１原子％未満であると、耐熱性向上に寄与せず、拡散抑制効果が有効に発揮されないため、Ｓｉおよび／またはＧｅの含有量の好ましい下限を０．１原子％とした。Ｓｉおよび／またはＧｅの含有量は、より好ましくは０．３原子％以上、更に好ましくは０．５原子％以上である。一方、３原子％を超えると、Ａｌ合金膜自体の電気抵抗率が高くなり過ぎ、配線加工時に残渣が発生し易くなるなどの問題があるため、Ｓｉおよび／またはＧｅの含有量の好ましい上限を３原子％とした。Ｓｉおよび／またはＧｅの含有量は、より好ましくは２．５原子％以下であり、更に好ましくは２．０原子％以下である。
【００５４】
本発明のＡｌ合金膜として、上記Ｘ群元素と、Ｓｉおよび／またはＧｅとを含有し、残部がＡｌおよび不可避的不純物のものが挙げられる。
【００５５】
また本発明のＡｌ合金膜は、上述したＸ群元素、ならびに、Ｓｉおよび／またはＧｅの他に、Ｎｉおよび／またはＣｏや、Ｃｕを含有していてもよい。
【００５６】
Ｎｉおよび／またはＣｏは、更なる耐熱性の向上を可能にする元素である。これらは単独で添加しても良いし、両方を添加しても良い。このような作用を有効に発揮させるためには、Ｎｉおよび／またはＣｏの含有量（単独の場合は単独の含有量であり、両方を含有する場合は合計量である）を０．１〜３原子％とすることが好ましい。上記元素の含有量が０．１原子％未満の場合、所望の効果が得られないため、好ましい下限値を０．１原子％とした。一方、Ｎｉおよび／またはＣｏの含有量が３原子％を超えると、Ａｌ合金膜の電気抵抗率が高まる。上記元素のより好ましい上限値は１．０原子％であり、更に好ましい上限値は０．６原子％である。
【００５７】
Ｃｕも、更なる耐熱性の向上を可能にする元素である。このような作用を有効に発揮させるためには、Ｃｕの含有量を０．１〜２原子％とすることが好ましい。Ｃｕの含有量が０．１原子％未満の場合、上記効果を発揮させることが困難になるため、好ましい下限値を０．１原子％とした。より好ましい下限値は０．３原子％であり、更に好ましい下限値は０．５原子％である。一方、Ｃｕの含有量が２原子％を超えると、Ａｌ合金膜の電気抵抗率が高まる。上記元素のより好ましい上限値は１．５原子％であり、更に好ましい上限値は１．０原子％である。
【００５８】
上記Ａｌ合金膜は、スパッタリング法にてスパッタリングターゲット（以下「ターゲット」ということがある）を用いて形成することが望ましい。イオンプレーティング法や電子ビーム蒸着法、真空蒸着法で形成された薄膜よりも、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成できるからである。
【００５９】
また、上記スパッタリング法で上記Ａｌ合金膜を形成するには、上記ターゲットとして、前述した元素を含むものであって、所望のＡｌ合金膜と同一組成のＡｌ合金スパッタリングターゲットを用いれば、組成ズレの恐れがなく、所望の成分組成のＡｌ合金膜を形成することができるのでよい。
【００６０】
本発明には、前述したＡｌ合金膜と同じ組成のスパッタリングターゲットも本発明の範囲内に包含される。詳細には、上記ターゲットとして、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）を０．１〜５原子％含むと共に、Ｓｉおよび／またはＧｅを０．１〜３原子％含み、残部がＡｌおよび不可避的不純物であるターゲットのほか、更に、Ｎｉおよび／またはＣｏを０．１〜３原子％や、Ｃｕを０．１〜２原子％含むターゲットが含まれる。
【００６１】
上記ターゲットの形状は、スパッタリング装置の形状や構造に応じて任意の形状（角型プレート状、円形プレート状、ドーナツプレート状、円筒状など）に加工したものが含まれる。
【００６２】
上記ターゲットの製造方法としては、溶解鋳造法や粉末焼結法、スプレイフォーミング法で、Ａｌ基合金からなるインゴットを製造して得る方法や、Ａｌ基合金からなるプリフォーム（最終的な緻密体を得る前の中間体）を製造した後、該プリフォームを緻密化手段により緻密化して得られる方法が挙げられる。
【００６３】
本発明には、上記Ａｌ合金膜を備えた半導体装置も包含される。本発明のＡｌ合金膜を、この半導体装置の、特には半導体素子、更に特には半導体素子の電極や電気配線（例えば、前述したＩＧＢＴにおけるエミッタ電極等）に用いれば、上記効果を十分に発揮させることができる。
【００６４】
本発明のＡｌ合金膜は、半導体装置（特に半導体素子）においてＳｉ基板、ＳｉＣ基板、またはＧａＮ基板と接続される場合がある。この場合、前記Ａｌ合金膜と前記基板とは直接接続されていてもよいし、前記Ａｌ合金膜と前記基板の間に、酸化シリコンや窒化シリコンなどの層間絶縁膜層、および／またはＳｉ、ＳｉＣ、ＧａＮなどからなる薄膜半導体層が形成されている部分が存在してもよい。
【００６５】
本発明においては、基板上に少なくとも、前記半導体装置用Ａｌ合金膜を備えた半導体構造であって、前記基板（例えばＳｉ基板、ＳｉＣ基板、またはＧａＮ基板）と前記Ａｌ合金膜が直接接触している場合であっても、該基板とＡｌ合金膜との間の原子の相互拡散が抑えられて、優れた半導体特性を発揮する。
【００６６】
本発明の半導体装置（例えばＩＧＢＴにおける、特に半導体素子）の製造工程では、本発明の半導体装置用Ａｌ合金膜を形成後、このＡｌ合金膜に４５０〜６００℃の高温熱処理が加わってもよい。上述した通り、本発明の半導体装置用Ａｌ合金膜は、耐熱性に優れているため、上記高温に曝された場合であってもヒロックの発生が抑制される。
【００６７】
本発明の半導体装置用Ａｌ合金膜を備えた半導体装置や半導体素子は、上述した高温での熱処理を行い得ること以外は、通常行われている方法で製造することができる。
【実施例】
【００６８】
以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。
【００６９】
（実施例１）
表１および表２に示す種々の合金組成のＡｌ合金膜（膜厚＝５００ｎｍ）を、ＤＣマグネトロン・スパッタ法にて、雰囲気ガス＝アルゴン、圧力＝２ｍＴｏｒｒ、基板温度＝２５℃（室温）の条件で成膜した。基板として、単結晶シリコン基板（面方位１００)を使用した（基板のサイズは直径４インチである）。
【００７０】
尚、上記種々の合金組成のＡｌ合金膜の形成には、真空溶解法で作製した種々の組成のＡｌ合金ターゲットをスパッタリングターゲットとして用いた。
【００７１】
また実施例で用いた種々のＡｌ合金膜における各合金元素の含有量は、ＩＣＰ発光分析（誘導結合プラズマ発光分析）法によって求めた。
【００７２】
上記のようにして成膜したＡｌ合金膜に対し、下記に示す加熱処理を施した後に、耐熱性、Ａｌ合金膜の電気抵抗率、Ａｌマトリックスの最大粒径を測定した。詳細について以下に示す。
【００７３】
（１）加熱処理後の耐熱性
成膜後のＡｌ合金膜に対し、不活性ガス（Ｎ2）雰囲気下にて、表１および表２に示す通り、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、４５０℃、５００℃、５５０℃、６００℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで表１および表２に示す通り５００℃で３０分間保持する加熱処理（２回目の熱処理、加熱パターン１）を行った。そして、加熱処理後のＡｌ合金膜の表面性状を光学顕微鏡（倍率：５００倍）で観察し、ヒロック密度（個／ｍ2）を測定した。尚、この測定では、直径０．１μｍ以上のヒロックを対象とした。
【００７４】
そして、表３に示す判断基準により耐熱性を評価した。本実施例では◎、○および△を合格とした。その結果を表１および表２に示す。
【００７５】
（２）加熱処理後のＡｌ合金膜の電気抵抗率（配線抵抗）
成膜後のＡｌ合金膜に１０μｍ幅のラインアンドスペースパターンを形成したものに対し、不活性ガス（Ｎ2）雰囲気下にて、表１および表２に示す通り、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、４５０℃、５００℃、５５０℃、６００℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで表１および表２に示す通り５００℃で３０分間保持する加熱処理（２回目の熱処理、加熱パターン１）を行ってから、４端子法で電気抵抗率を測定した。
【００７６】
そして、表３に示す判断基準により電気抵抗率を評価した。本実施例では◎、○および△を合格とした。その結果を表１および表２に示す。
【００７７】
（３）加熱処理後のＡｌマトリックスの最大粒径
成膜後のＡｌ合金膜に対し、不活性ガス（Ｎ2）雰囲気下にて、表１および表２に示す通り、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、４５０℃、５００℃、５５０℃、６００℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで５００℃で３０分間保持する加熱処理（２回目の熱処理）を行った。そして加熱処理後のＡｌ合金膜の表面を、平面ＴＥＭ（透過電子顕微鏡、倍率１５万倍）で観察した。
観察は、各サンプルの任意の場所において、３視野（一視野は１．２μｍ×１．６μｍ）行い、３視野中に観察されるＡｌマトリックス粒径（円相当直径）の最大値を最大粒径とした。
【００７８】
そして、表３に記載の判断基準により粒径を評価し、本実施例では◎、○および△を合格とした。その結果を表１および表２に示す。
【００７９】
【表１】
【００８０】
【表２】
【００８１】
【表３】
【００８２】
表１および表２より次のように考察できる。即ち、Ｎｏ．１〜４は、従来のＡｌ−Ｓｉまたは耐熱性が高いといわれているＡｌ−Ｎｄ、Ａｌ−ＴａからなるＡｌ合金膜であるが、これらの例では、特に１回目の熱処理を高温で行ったときに、熱処理を施した後のＡｌマトリックスの最大粒径が大きく、ヒロックが規定範囲を超えて過剰に発生した。これに対し、Ｎｏ．５〜６６は本発明の要件を満たすものであり、２回目の加熱処理後も、Ａｌマトリックスの最大粒径は小さく、またヒロックの発生も抑えられ、更には電気抵抗率の小さいものが得られた。
【００８３】
また、熱処理条件とＡｌマトリックスの結晶粒径の関係について、実施例１で得られた結果の傾向を図２に示す。この図２において、本発明のＡｌ合金膜は、１回目の熱処理後のＡｌマトリックスの結晶粒が、いずれの加熱温度（４５０℃、５００℃、５５０℃、６００℃）においても小さく、かつ２回目の熱処理として５００℃で３０分間の熱処理を施した後も、Ａｌマトリックスの結晶粒径は１回目の熱処理後とほとんど変わらず、Ａｌマトリックスの結晶粒は小さいままであった。これに対し、比較例に相当するＡｌ合金膜は、１回目の熱処理として５００℃で３０分間加熱保持する熱処理を施したところ、Ａｌマトリックスの結晶粒は著しく粗大化した。
【００８４】
（実施例２）
表４および表５に示す種々の合金組成のＡｌ合金膜（膜厚＝５００ｎｍ）を、ＤＣマグネトロン・スパッタ法にて、雰囲気ガス＝アルゴン、圧力＝２ｍＴｏｒｒ、基板温度＝２５℃（室温）の条件で成膜した。基板として、単結晶シリコン基板（面方位１００)を使用した（基板のサイズは直径４インチである）。
【００８５】
尚、上記種々の合金組成のＡｌ合金膜の形成には、真空溶解法で作製した種々の組成のＡｌ合金ターゲットをスパッタリングターゲットとして用いた。
【００８６】
また実施例で用いた種々のＡｌ合金膜における各合金元素の含有量は、ＩＣＰ発光分析（誘導結合プラズマ発光分析）法によって求めた。
【００８７】
上記のようにして成膜したＡｌ合金膜に対し、下記に示す加熱処理を施した後に、耐熱性、Ａｌ合金膜の電気抵抗率、Ａｌマトリックスの最大粒径を測定した。詳細について以下に示す。
【００８８】
（１）加熱処理後の耐熱性
成膜後のＡｌ合金膜に対し、不活性ガス（Ｎ2）雰囲気下にて、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、表４および表５に示す通り４５０℃、５００℃、５５０℃、６００℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで、実使用環境時で加わる熱処理を模擬して、表４および表５に示す通り３００℃で５時間保持する加熱処理を５回繰り返し施した（２回目の熱処理、加熱パターン２、一部の試料については、加熱処理の回数を１０回または３０回とした）。そして加熱処理後のＡｌ合金膜の表面性状を光学顕微鏡（倍率：５００倍）で観察し、ヒロックの密度（個／ｍ2）を測定した。尚、この測定では、直径０．１μｍ以上のヒロックを対象とした。
【００８９】
そして、表３に示す判断基準により耐熱性を評価した。本実施例では◎、○および△を合格とした。その結果を表４および表５に示す。
【００９０】
（２）加熱処理後のＡｌ合金膜の電気抵抗率（配線抵抗）
成膜後のＡｌ合金膜に１０μｍ幅のラインアンドスペースパターンを形成したものに対し、不活性ガス（Ｎ2）雰囲気下にて、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、表４および表５に示す通り４５０℃、５００℃、５５０℃、６００℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで、実使用環境時で加わる熱処理を模擬して、表４および表５に示す通り３００℃で５時間保持する加熱処理を５回繰り返し施してから（２回目の熱処理、加熱パターン２、一部の試料については、加熱処理の回数を１０回または３０回とした）、４端子法で電気抵抗率を測定した。
【００９１】
そして表３に示す判断基準により電気抵抗率を評価した。本実施例では◎、○および△を合格とした。その結果を表４および表５に示す。
【００９２】
（３）加熱処理後のＡｌマトリックスの最大粒径
成膜後のＡｌ合金膜に対し、不活性ガス（Ｎ2）雰囲気下にて、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、表４および表５に示す通り４５０℃、５００℃、５５０℃、６００℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行った後、実使用環境時で加わる熱処理を模擬して、表４および表５に示す通り３００℃で５時間保持する加熱処理を５回繰り返し施した（２回目の熱処理、加熱パターン２、一部の試料については、加熱処理の回数を１０回または３０回とした）。そして加熱処理後のＡｌ合金膜の表面を平面ＴＥＭ（透過電子顕微鏡、倍率１５万倍）で観察した。観察は、各サンプルの任意の場所において、３視野（一視野は１．２μｍ×１．６μｍ）行い、３視野中に観察されるＡｌマトリックス粒径（円相当直径）の最大値を最大粒径とした。
【００９３】
そして表３に記載の判断基準により粒径を評価し、本実施例では◎、○および△を合格とした。その結果を表４および表５に示す。
【００９４】
【表４】
【００９５】
【表５】
【００９６】
表４および表５より次のように考察できる。即ち、Ｎｏ．１〜４は本発明の要件を満たすものでなく、繰り返し熱処理を施した後のＡｌマトリックスの最大粒径は大きく、またヒロックが規定範囲を超えて過剰に発生した。これに対し、Ｎｏ．５〜６８は本発明の要件を満たすものであり、２回目の加熱処理後も、Ａｌマトリックスの最大粒径は小さく、ヒロック密度が小さく、かつ電気抵抗率の小さいものが得られた。
【００９７】
尚、表５において、Ａｌ−０．１Ｎｉ−０．５Ｇｅ−１．０Ｓｉ−０．５Ｔａについては、２回目の熱処理における繰り返し回数を１０回（Ｎｏ．４８）、３０回（Ｎｏ．４９）とした場合についても評価したが、この様に繰り返し回数を増加させた場合も、繰り返し回数が５回の場合と同様に良好な特性を示した。
【００９８】
（実施例３）
表６に示す種々の合金組成のＡｌ合金膜を、表６に示す通り膜厚を変えて（膜厚＝６００ｎｍ〜４μｍ）、ＤＣマグネトロン・スパッタ法にて、雰囲気ガス＝アルゴン、圧力＝２ｍＴｏｒｒ、基板温度＝２５℃（室温）の条件で成膜した。基板として単結晶シリコン基板（面方位１００)を使用した（基板のサイズは直径４インチである）。
【００９９】
尚、上記種々の合金組成のＡｌ合金膜の形成には、真空溶解法で作製した種々の組成のＡｌ合金ターゲットをスパッタリングターゲットとして用いた。
【０１００】
また実施例で用いた種々のＡｌ合金膜における各合金元素の含有量は、ＩＣＰ発光分析（誘導結合プラズマ発光分析）法によって求めた。
【０１０１】
上記のようにして成膜したＡｌ合金膜に対し、実施例２と同様に、熱処理を施した後（実施例３においては、２回目の熱処理の繰り返し回数は表６に示す通りいずれも５回）、耐熱性、Ａｌ合金膜の電気抵抗率、Ａｌマトリックスの最大粒径を測定した。その結果を表６に示す。
【０１０２】
【表６】
【０１０３】
表６より次のように考察できる。即ち、Ｎｏ．１〜４は本発明の要件を満たすものでなく、熱処理を施した後のＡｌマトリックスの最大粒径が大きく、またヒロックが規定範囲を超えて過剰に発生した。これに対し、Ｎｏ．５〜８は本発明の要件を満たすものであり、２回目の加熱処理後も、いずれの膜厚の場合も、Ａｌマトリックスの最大粒径は小さく、ヒロック密度が小さく、かつ電気抵抗率の小さいものが得られた。
【０１０４】
尚、実施例１〜３において、１回目の熱処理はいずれの温度についても保持時間が３０分であるが、この保持時間を２００分とした場合であっても同様の結果が得られた。
【特許請求の範囲】
【請求項１】
５００℃で３０分間保持する加熱処理を行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が５００ｎｍ〜５μｍであることを特徴とする半導体装置用Ａｌ合金膜。
（ａ）Ａｌマトリックスの最大粒径が８００ｎｍ以下
（ｂ）ヒロック密度が１×１０９個／ｍ２未満
（ｃ）電気抵抗率が１０μΩｃｍ以下
【請求項２】
３００℃で５時間保持する加熱処理を５回繰り返し行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が５００ｎｍ〜５μｍであることを特徴とする半導体装置用Ａｌ合金膜。
（ａ）Ａｌマトリックスの最大粒径が８００ｎｍ以下
（ｂ）ヒロック密度が１×１０９個／ｍ２未満
（ｃ）電気抵抗率が１０μΩｃｍ以下
【請求項３】
金属成分として、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）と、Ｓｉおよび／またはＧｅとを含む請求項１または２に記載の半導体装置用Ａｌ合金膜。
【請求項４】
更に、Ｎｉおよび／またはＣｏを含む請求項３に記載の半導体装置用Ａｌ合金膜。
【請求項５】
更に、Ｃｕを含む請求項３または４に記載の半導体装置用Ａｌ合金膜。
【請求項６】
前記Ｘ群元素の含有量は、０．１〜５原子％である請求項３〜５のいずれかに記載の半導体装置用Ａｌ合金膜。
【請求項７】
前記Ｓｉおよび／またはＧｅの含有量は、０．１〜３原子％である請求項３〜６のいずれかに記載の半導体装置用Ａｌ合金膜。
【請求項８】
前記Ｎｉおよび／またはＣｏの含有量は、０．１〜３原子％である請求項４〜７のいずれかに記載の半導体装置用Ａｌ合金膜。
【請求項９】
前記Ｃｕの含有量は、０．１〜２原子％である請求項５〜８のいずれかに記載の半導体装置用Ａｌ合金膜。
【請求項１０】
請求項１〜９のいずれかに記載の半導体装置用Ａｌ合金膜を形成するためのスパッタリングターゲットであって、
Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）を０．１〜５原子％含むと共に、Ｓｉおよび／またはＧｅを０．１〜３原子％含み、残部がＡｌおよび不可避的不純物であることを特徴とするスパッタリングターゲット。
【請求項１１】
更に、Ｎｉおよび／またはＣｏを０．１〜３原子％含むものである請求項１０に記載のスパッタリングターゲット。
【請求項１２】
更に、Ｃｕを０．１〜２原子％含むものである請求項１０または１１に記載のスパッタリングターゲット。
【請求項１３】
請求項１〜９のいずれかに記載の半導体装置用Ａｌ合金膜を備えた半導体装置。
【請求項１４】
請求項１〜９のいずれかに記載の半導体装置用Ａｌ合金膜を備えた半導体素子。
【請求項１５】
請求項１〜９のいずれかに記載の半導体装置用Ａｌ合金膜からなる半導体素子の電極。
【請求項１６】
請求項１〜９のいずれかに記載の半導体装置用Ａｌ合金膜からなる半導体素子の電気配線。
【請求項１７】
基板上に少なくとも、請求項１〜９のいずれかに記載の半導体装置用Ａｌ合金膜を備えた半導体構造であって、
前記基板と前記Ａｌ合金膜が直接接触していることを特徴とする半導体構造。
【請求項１８】
前記基板は、Ｓｉ基板、ＳｉＣ基板、またはＧａＮ基板である請求項１７に記載の半導体構造。
【請求項１】
５００℃で３０分間保持する加熱処理を行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が５００ｎｍ〜５μｍであることを特徴とする半導体装置用Ａｌ合金膜。
（ａ）Ａｌマトリックスの最大粒径が８００ｎｍ以下
（ｂ）ヒロック密度が１×１０９個／ｍ２未満
（ｃ）電気抵抗率が１０μΩｃｍ以下
【請求項２】
３００℃で５時間保持する加熱処理を５回繰り返し行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が５００ｎｍ〜５μｍであることを特徴とする半導体装置用Ａｌ合金膜。
（ａ）Ａｌマトリックスの最大粒径が８００ｎｍ以下
（ｂ）ヒロック密度が１×１０９個／ｍ２未満
（ｃ）電気抵抗率が１０μΩｃｍ以下
【請求項３】
金属成分として、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）と、Ｓｉおよび／またはＧｅとを含む請求項１または２に記載の半導体装置用Ａｌ合金膜。
【請求項４】
更に、Ｎｉおよび／またはＣｏを含む請求項３に記載の半導体装置用Ａｌ合金膜。
【請求項５】
更に、Ｃｕを含む請求項３または４に記載の半導体装置用Ａｌ合金膜。
【請求項６】
前記Ｘ群元素の含有量は、０．１〜５原子％である請求項３〜５のいずれかに記載の半導体装置用Ａｌ合金膜。
【請求項７】
前記Ｓｉおよび／またはＧｅの含有量は、０．１〜３原子％である請求項３〜６のいずれかに記載の半導体装置用Ａｌ合金膜。
【請求項８】
前記Ｎｉおよび／またはＣｏの含有量は、０．１〜３原子％である請求項４〜７のいずれかに記載の半導体装置用Ａｌ合金膜。
【請求項９】
前記Ｃｕの含有量は、０．１〜２原子％である請求項５〜８のいずれかに記載の半導体装置用Ａｌ合金膜。
【請求項１０】
請求項１〜９のいずれかに記載の半導体装置用Ａｌ合金膜を形成するためのスパッタリングターゲットであって、
Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）を０．１〜５原子％含むと共に、Ｓｉおよび／またはＧｅを０．１〜３原子％含み、残部がＡｌおよび不可避的不純物であることを特徴とするスパッタリングターゲット。
【請求項１１】
更に、Ｎｉおよび／またはＣｏを０．１〜３原子％含むものである請求項１０に記載のスパッタリングターゲット。
【請求項１２】
更に、Ｃｕを０．１〜２原子％含むものである請求項１０または１１に記載のスパッタリングターゲット。
【請求項１３】
請求項１〜９のいずれかに記載の半導体装置用Ａｌ合金膜を備えた半導体装置。
【請求項１４】
請求項１〜９のいずれかに記載の半導体装置用Ａｌ合金膜を備えた半導体素子。
【請求項１５】
請求項１〜９のいずれかに記載の半導体装置用Ａｌ合金膜からなる半導体素子の電極。
【請求項１６】
請求項１〜９のいずれかに記載の半導体装置用Ａｌ合金膜からなる半導体素子の電気配線。
【請求項１７】
基板上に少なくとも、請求項１〜９のいずれかに記載の半導体装置用Ａｌ合金膜を備えた半導体構造であって、
前記基板と前記Ａｌ合金膜が直接接触していることを特徴とする半導体構造。
【請求項１８】
前記基板は、Ｓｉ基板、ＳｉＣ基板、またはＧａＮ基板である請求項１７に記載の半導体構造。
【図１】
【図２】
【図２】
【公開番号】特開２０１２−２４３８７６（Ｐ２０１２−２４３８７６Ａ）
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願番号】特願２０１１−１１０７９１（Ｐ２０１１−１１０７９１）
【出願日】平成２３年５月１７日（２０１１．５．１７）
【出願人】（０００００１１９９）株式会社神戸製鋼所 (5,860)
【Ｆターム（参考）】
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願日】平成２３年５月１７日（２０１１．５．１７）
【出願人】（０００００１１９９）株式会社神戸製鋼所 (5,860)
【Ｆターム（参考）】
[ Back to top ]