配線基板
【課題】インピーダンスが所定の値に整合された幅の広い引き出し配線を介して半導体素子接続パッドと外部接続パッドとの間に高速の信号を効率よく伝送させることが可能な配線基板を提供すること。
【解決手段】上面側ビルドアップ接続配線部Ａは、半導体素子接続パッド７に第１のピッチで接続されているとともにコア絶縁板１の上面中央部においてコア接続配線部Ｂに第１のピッチよりも広い第２のピッチで接続されており、コア接続配線部Ｂは、コア絶縁板１の中央部から外周部に向けて延在する帯状の引き出し配線２Ｓを含み、引き出し配線２Ｓの中央部側の端部が上面側ビルドアップ接続配線部Ａに電気的に接続されているとともに外周部側の端部が下面側ビルドアップ接続配線部Ｃに電気的に接続されており、下面側ビルドアップ接続配線部Ｃが外部接続パッド８に電気的に接続されている。
【解決手段】上面側ビルドアップ接続配線部Ａは、半導体素子接続パッド７に第１のピッチで接続されているとともにコア絶縁板１の上面中央部においてコア接続配線部Ｂに第１のピッチよりも広い第２のピッチで接続されており、コア接続配線部Ｂは、コア絶縁板１の中央部から外周部に向けて延在する帯状の引き出し配線２Ｓを含み、引き出し配線２Ｓの中央部側の端部が上面側ビルドアップ接続配線部Ａに電気的に接続されているとともに外周部側の端部が下面側ビルドアップ接続配線部Ｃに電気的に接続されており、下面側ビルドアップ接続配線部Ｃが外部接続パッド８に電気的に接続されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路素子等の半導体素子を搭載するために用いられる配線基板に関するものである。
【背景技術】
【０００２】
従来、半導体素子を搭載するための配線基板として、図２に示すように、例えば耐熱繊維基材に熱硬化性樹脂を含浸させた厚みが１００〜２００μｍ程度のコア絶縁層１１ａが複数積層されて成るコア絶縁板１１の上下面およびコア絶縁層１１ａ間に銅箔から成る複数のコア導体層１２を被着するとともに互いに上下に隣接して位置するコア導体層１２同士をコア絶縁層１１ａを貫通するコア貫通導体１３により接続して成るコア基板の上下面に、熱硬化性樹脂から成る厚みが１０〜５０μｍ程度のビルドアップ絶縁層１４と銅めっき層から成るビルドアップ導体層１５とを被着するとともに互いに上下に隣接して位置するコア導体層１２とビルドアップ導体層１５およびビルドアップ導体層１５同士をビルドアップ絶縁層１４を貫通するビルドアップ貫通導体１６により接続して成る配線基板２０が用いられている。
【０００３】
配線基板２０の上面中央部には、半導体素子Ｓの電極Ｔがフリップチップ接続される直径が５０〜１００μｍ程度の円形の半導体素子接続パッド１７が最上層のビルドアップ配線導体１５により１００〜２００μｍ程度のピッチで格子状に配列されている。また、配線基板２０の下面の全面には、外部電気回路基板の配線導体に接続される直径が５００〜１０００μｍ程度の円形の外部接続パッド１８が１０００〜２０００μｍ程度のピッチで格子状に配列されている。これらの半導体素子接続パッド１７と外部接続パッド１８とは、互いに対応するもの同士が、ビルドアップ導体層１５およびビルドアップ貫通導体１６ならびにコア導体層１２およびコア貫通導体１３を介して電気的に接続されている。
【０００４】
ところで、半導体素子接続パッド１７には、半導体素子Ｓの信号用の電極Ｔに接続される信号用の半導体素子接続パッド１７と、半導体素子Ｓの接地用の電極Ｔに接続される接地用の半導体素子接続パッド１７と、半導体素子Ｓの電源用の電極Ｔに接続される電源用の半導体素子接続パッド１７とがある。また、外部接続パッド１８には、信号用の半導体素子接続パッド１７に電気的に接続された信号用の外部接続パッド１８と、接地用の半導体素子接続パッド１７に電気的に接続された接地用の外部接続パッド１８と、電源用の半導体素子接続パッド１７に電気的に接続された電源用の外部接続パッド１８とがある。
【０００５】
そして、上面側のビルドアップ導体層１５には、信号用の半導体素子接続パッド１７に電気的に接続された幅が１０〜３０μｍ程度の帯状の引き出し配線１５Ｓが配線基板２０の中央部から外周部にかけて延在しており、この引き出し配線１５Ｓの外周部側端部と信号用の外部接続パッド１８とがコア導体層１２およびコア貫通導体１３ならびに下面側のビルドアップ導体層１５およびビルドアップ貫通導体１６を介して電気的に接続されている。
【０００６】
なお、コア導体層１２は、銅箔を所定のパターンにサブトラクティブ法によりエッチングしたものをコア絶縁層１１ａの表面に転写埋入することにより形成されている。またコア貫通導体１３は、コア絶縁層１１ａに直径が１００〜２００μｍ程度の貫通孔をレーザ加工により形成するとともに、貫通孔内に金属粉末および熱硬化性樹脂を含有する金属ペーストを充填することにより形成されている。また、ビルドアップ導体層１５およびビルドアップ貫通導体１６は、周知のセミアディティブ法により形成されている。一般的に、セミアディティブ法により形成されたビルドアップ導体層１５およびビルドアップ貫通導体１６の方がサブトラクティブ法により形成されたコア導体層１２および金属ペーストにより形成されたコア貫通導体１４よりも微細配線が可能である。したがって、上面側のビルドアップ導体層１５により直径が５０〜１００μｍ程度の円形の半導体素子接続パッド１７を１００〜２００μｍ程度のピッチで高密度に配列することが可能であるとともに、これらの半導体素子接続パッド１７から上面側のビルドアップ導体層１５およびビルドアップ貫通導体１６を介して帯状の引き出し配線１５Ｓを高密度で引き出し可能である。
【０００７】
しかしながら、従来の配線基板２０によると、信号用の半導体素子接続パッド１７と信号用の外部接続パッド１８とを接続する帯状の引き出し配線１５Ｓは、厚みが１０〜５０μｍ程度の薄いビルドアップ絶縁層１４上に被着されたビルドアップ導体層１５により形成されていることから、引き出し配線１５Ｓに所定の特性インピーダンスを付与するためには、引き出し配線１５Ｓの幅を１０〜３５μｍの細いものとする必要がある。このように幅が１０〜３５μｍの細い引き出し配線１５Ｓを介して半導体素子接続パッド１７と外部接続パッド１８とを接続するとともに両者の間に例えば１０ＧＨｚ以上の高速の信号を伝送させると、引き出し配線１５Ｓの持つインダクタンスに起因して信号が大きく減衰し、信号を効率よく伝送させることができないという問題がでてくる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−２３５９１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明が解決しようとする課題は、インピーダンスが所定の値に整合された幅の広い引き出し配線を介して半導体素子接続パッドと外部接続パッドとの間に高速の信号を効率よく伝送させることが可能な配線基板を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の配線基板は、第１の厚みを有する複数のコア絶縁層が積層されたコア絶縁板と、該コア絶縁板の上下面に積層された前記第１の厚みよりも薄い第２の厚みを有する複数のビルドアップ絶縁層と、前記コア絶縁層の表面に被着された複数のコア導体層と、前記コア絶縁層を貫通して上下の前記コア導体層同士を電気的に接続するコア貫通導体と、前記ビルドアップ絶縁層の表面に被着された複数のビルドアップ導体層と、前記ビルドアップ絶縁層を貫通して上下の前記ビルドアップ導体層同士および前記ビルドアップ導体層と前記コア導体層とを電気的に接続するビルドアップ貫通導体とを具備し、最上層の前記ビルドアップ絶縁層の上面中央部に最上層の前記ビルドアップ導体層から成る複数の半導体素子接続パッドが第１のピッチで配列されているとともに最下層の前記ビルドアップ絶縁層の下面外周部に最下層の前記ビルドアップ配線導体から成る複数の外部接続パッドが配列されており、前記半導体素子接続パッドと前記外部接続パッドとの間が上面側の前記ビルドアップ導体層およびビルドアップ貫通導体で形成された上面側ビルトアップ接続配線部ならびに前記コア導体層およびコア貫通導体で形成されたコア接続配線部ならびに下面側の前記ビルドアップ導体層およびビルドアップ貫通導体で形成された下面側ビルドアップ接続配線部を介して電気的に接続されて成る配線基板であって、前記上面側ビルドアップ接続配線部は、前記半導体素子接続パッドに前記第１のピッチで接続されているとともに前記コア絶縁板の上面中央部において前記コア接続配線部に前記第１のピッチよりも広い第２のピッチで接続されており、前記コア接続配線部は、コア絶縁板の中央部から外周部に向けて延在する帯状の引き出し配線を含み、該引き出し配線の前記中央部側の端部が前記上面側ビルドアップ接続配線部に電気的に接続されているとともに前記外周部側の端部が前記下面側ビルドアップ接続配線部に電気的に接続されており、該下面側ビルドアップ接続配線部が前記外部接続パッドに電気的に接続されていることを特徴とするものである。
【発明の効果】
【００１１】
本発明の配線基板によると、半導体素子接続パッドと外部接続パッドとを接続するための帯状の引き出し配線は、半導体素子接続パッドが配列された第１のピッチより広い第２のピッチで上面側ビルドアップ接続配線部に接続されているので隣接する引き出し配線同士の間隔を広いものとすることができるとともにビルドアップ絶縁層よりも厚いコア絶縁層の表面に形成されていることから、引き出し配線に所定の特性インピーダンスを付与するために引き出し配線の幅を広いものとすることができる。したがって、引き出し配線のインダクタンスをその分低くすることができるので、引き出し配線を介して半導体素子接続パッドと外部接続パッドとの間に高速の信号を効率よく伝送させることが可能になる。さらに、半導体素子接続パッドと引き出し配線とを接続する上面側ビルドアップ接続配線部は、上面側の中央部でコア接続配線部に接続されていることから、半導体素子接続パッドが配列された領域の周囲の上面側のビルドアップ絶縁層の表面にビルドアップ導体層から成る広い面積の接地または電源用導体層を配置することが可能となる。半導体素子接続パッドが配列された領域の周囲の上面側のビルドアップ絶縁層の表面にビルドアップ導体層から成る広い面積の接地または電源用導体層を配置することにより、それらの広い接地または電源用導体層から短い経路で半導体素子に迅速かつ安定して接地電位や電源電位を付与することができ、それにより半導体素子を高速かつ安定に作動させることができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の配線基板の実施形態の一例を示す概略断面図である。
【図２】図２は、従来の配線基板を示す概略断面図である。
【発明を実施するための形態】
【００１３】
次に、本発明の配線基板の実施形態の一例を添付の図面を基にして説明する。図１は、本発明の配線基板の実施形態の一例を示す概略断面図である。本例の配線基板１０は、例えば耐熱繊維基材に熱硬化性樹脂を含浸させた厚みが１００〜２００μｍ程度のコア絶縁層１ａが複数積層されて成るコア絶縁板１の上下面およびコア絶縁層１ａ間に銅箔から成る複数のコア導体層２を被着するとともに互いに上下に隣接して位置するコア導体層２同士をコア絶縁層１ａを貫通するコア貫通導体３により接続して成るコア基板の上下面に、熱硬化性樹脂から成る厚みが１０〜５０μｍ程度のビルドアップ絶縁層４と銅めっき層から成るビルドアップ導体層５を被着するとともに互いに上下に隣接して位置するコア導体層２とビルドアップ導体層５およびビルドアップ導体層５同士をビルドアップ絶縁層４を貫通するビルドアップ貫通導体６により接続して成る。
【００１４】
コア絶縁層１ａは、アラミド繊維やガラス繊維等の耐熱性繊維の不織布または織布から成る耐熱性繊維基材にアリル変性ポリフェニレンエーテル樹脂等の熱硬化性樹脂を含浸させて成る。このようなコア絶縁層１ａは、耐熱性繊維基材に未硬化の熱硬化性樹脂組成物を含浸させた厚みが１００〜２００μｍ程度の絶縁シートに種々の加工を施した後、そのような絶縁シートを複数枚積層するとともに熱硬化させることにより互いに一体化されている。なおコア絶縁層１ａの比誘電率は２〜４程度である。
【００１５】
コア導体層２は、それぞれ厚みが５〜２５μｍ程度の銅等の金属箔から成り、配線基板１０に搭載される半導体素子Ｓの各電極Ｔを外部電気回路基板の配線導体に電気的に接続する導電路の一部として機能する。
【００１６】
このようなコア導体層２は、銅箔等の金属箔をポリエチレンテレフタレート等の耐熱性樹脂から成る転写フィルム上に接着剤を介して剥離可能に貼着するとともにコア導体層２に対応するパターンにサブトラクティブ法によりエッチング加工した後、そのパターン加工された金属箔をコア絶縁層１ａ用の絶縁シートの表面に熱プレスを用いて熱圧着して埋入させるとともに転写フィルムを除去することによりコア絶縁板１の表面やコア絶縁層１ａの間に配設される。
【００１７】
コア貫通導体３は、例えば、錫７０〜９０質量％と銀とビスマスと銅とから成る合金粉末および熱硬化性樹脂を含有する導電性材料から成り、コア貫通導体３に含有される合金粉末同士が互いに接触するとともに合金粉末とコア導体層２を構成する金属箔とが接触することによりコア導体層２の間を電気的に接続する。
【００１８】
コア貫通導体３は、コア導体層２用の銅箔が埋入される前のコア絶縁層１ａ用の絶縁シートにレーザ加工により直径が１００〜２００μｍ程度の貫通孔を穿孔しておくとともに、その貫通孔内に錫７０〜９０質量％と銀とビスマスと銅とから成る合金粉末および未硬化の熱硬化性樹脂を含有する金属ペーストを充填しておき、その金属ペーストをコア絶縁層１ａ用の絶縁シートとともに熱硬化させることにより形成される。
【００１９】
ビルドアップ絶縁層４は、その厚みが１０〜５０μｍであり、エポキシ樹脂等の熱硬化性樹脂に平均粒径が０．１〜２μｍのシリカやアルミナ等の無機絶縁フィラーを１０〜５０質量％程度分散させた絶縁樹脂材料から成る。このビルドアップ絶縁層４は、未硬化の熱硬化性樹脂に平均粒径０．１〜２μｍの無機絶縁フィラーを分散させてシート状に形成した樹脂シートを、コア絶縁板１の表面に真空プレスにより貼着し、その後、樹脂シート中の熱硬化性樹脂を１５０〜２００℃で熱硬化することによりコア絶縁板１の表面に積層される。
【００２０】
ビルドアップ導体層５は、下地としての厚みが０．１〜１μｍの無電解銅めっきと、その上の主導体としての厚みが１０〜３０μｍの電解銅めっきとから成る。そして、例えば上面側の最上層のビルドアップ絶縁層４の表面に配設されたビルドアップ導体層５の一部が半導体素子Ｓの電極Ｔに電気的に接続される半導体素子接続パッド７を形成しているとともに下面側の最下層のビルドアップ絶縁層４の表面に配設されたビルドアップ導体層５の一部が外部電気回路基板の配線導体に電気的に接続される外部接続パッド８を形成している。なお、このビルドアップ導体層５は、周知のセミアディティブ法により形成される。
【００２１】
ビルドアップ貫通導体６は、上述したビルドアップ導体層５と同様の材料および方法によりビルドアップ導体層５と一体的に形成されている。ビルドアップ貫通導体６は、ビルドアップ絶縁層４にレーザ加工により直径が５０〜１００μｍ程度の貫通孔を形成するとともに、その貫通孔の内部に無電解銅めっきおよび電解銅めっきをビルドアップ導体層５と同時に被着させることにより形成される。
【００２２】
半導体素子接続パッド７は、直径が５０〜１００μｍ程度の円形であり、１００〜２００μｍのピッチで最上層のビルドアップ絶縁層４の上面中央部に最上層のビルドアップ導体層５により格子状に配列形成されている。また、外部接続パッド８は、直径が５００〜１０００μｍ程度の円形であり、１０００〜２０００μｍのピッチで最下層のビルドアップ絶縁層４の下面の中央部および外周部に最下層のビルドアップ導体層５により格子状に配列形成されている。そして、これらの半導体素子接続パッド７と外部接続パッド８とは、所定のもの同士が上面側のビルドアップ導体層５およびビルドアップ貫通導体６で形成された上面側ビルドアップ接続配線部Ａならびにコア導体層２およびコア貫通導体３から成るコア接続配線部Ｂならびに下面側のビルドアップ導体層５およびビルドアップ貫通導体６で形成された下面側ビルドアップ接続配線部Ｃを介して電気的に接続されている。
【００２３】
ところで、半導体素子接続パッド７には、半導体素子Ｓの信号用の電極Ｔに接続される信号用の半導体素子接続パッド７と、半導体素子Ｓの接地用の電極Ｔに接続される接地用の半導体素子接続パッド７と、半導体素子Ｓの電源用の電極Ｔに接続される電源用の半導体素子接続パッド７とがある。また、外部接続パッド８には、信号用の半導体素子接続パッド７に電気的に接続された信号用の外部接続パッド８と、接地用の半導体素子接続パッド７に電気的に接続された接地用の外部接続パッド８と、電源用の半導体素子接続パッド７に電気的に接続された電源用の外部接続パッド８とがある。
【００２４】
これらの半導体素子接続パッド７と外部接続パッド８とを接続する接続配線のうち、信号用の半導体素子接続パッド７と信号用の外部接続パッド８とを接続する接続配線における上面側ビルドアップ接続配線部Ａは、信号用の半導体素子接続パッド７に半導体素子接続パッド７と同じ１００〜２００μｍのピッチで接続されているとともに、コア絶縁板１の中央部においてコア接続配線部Ｂに半導体素子接続パッド７のピッチよりも広い１５０〜３００μｍのピッチで接続されている。またコア接続配線部Ｂは、コア絶縁板１の中央部から外周部に向けて延在する幅が４０〜２００μｍの帯状の引き出し配線２Ｓを含んでおり、引き出し配線２Ｓの中央部側端部が上面側ビルドアップ接続配線部Ａに電気的に接続されているとともに引き出し配線２Ｓの外周部側端部が下面側ビルドアップ接続配線部Ｃに電気的に接続されている。さらに下面側ビルドアップ接続配線部Ｃは信号用の外部接続パッド８に電気的に接続されている。
【００２５】
このように、本例の配線基板１０によれば、信号用の半導体素子接続パッド７と信号用の外部接続パッド８とを接続するための帯状の引き出し配線２Ｓは、半導体素子接続パッド７が配列された第１のピッチより広い第２のピッチで上面側ビルドアップ接続配線部Ａに接続されているので、隣接する引き出し配線２Ｓ同士の間隔を広いものとすることができるとともにビルドアップ絶縁層４よりも厚いコア絶縁層１ａの表面に形成されていることから、引き出し配線２Ｓに所定の特性インピーダンスを付与するために引き出し配線２Ｓの幅を４０〜２００μｍの広いものとすることができる。したがって、引き出し配線２Ｓのインダクタンスをその分、低くすることができるので、引き出し配線２Ｓを介して信号用の半導体素子接続パッド７と信号用の外部接続パッド８との間に例えば１０ＧＨｚ以上の高速の信号を効率よく伝送させることが可能となる。
【００２６】
さらに、本例の配線基板１０においては、半導体素子接続パッド７が配列された領域の周囲の上面側のビルドアップ絶縁層４の表面にビルドアップ導体層５の一部から成る広い面積の接地または電源用導体層９が複数層配置されている。このように、半導体素子接続パッド７が配列された領域の周囲の上面側のビルドアップ絶縁層４の表面にビルドアップ導体層５から成る広い面積の接地または電源用導体層９を複数層配置することにより、それらの広い接地または電源用導体層９から短い経路で半導体素子Ｓに迅速かつ安定して接地電位や電源電位を付与することができ、それにより半導体素子Ｓを更に高速かつ安定に作動させることができる。
【符号の説明】
【００２７】
１ コア絶縁板
１ａ コア絶縁層
２ コア導体層
２Ｓ 引き出し配線
３ コア貫通導体
４ ビルドアップ絶縁層
５ ビルドアップ導体層
６ ビルドアップ貫通導体
７ 半導体素子接続パッド
８ 外部接続パッド
９ 接地または電源用導体層
Ａ 上面側ビルドアップ接続配線部
Ｂ コア接続配線部
Ｃ 下面側ビルドアップ接続配線部
Ｓ 半導体素子
Ｔ 半導体素子の電極
【技術分野】
【０００１】
本発明は、半導体集積回路素子等の半導体素子を搭載するために用いられる配線基板に関するものである。
【背景技術】
【０００２】
従来、半導体素子を搭載するための配線基板として、図２に示すように、例えば耐熱繊維基材に熱硬化性樹脂を含浸させた厚みが１００〜２００μｍ程度のコア絶縁層１１ａが複数積層されて成るコア絶縁板１１の上下面およびコア絶縁層１１ａ間に銅箔から成る複数のコア導体層１２を被着するとともに互いに上下に隣接して位置するコア導体層１２同士をコア絶縁層１１ａを貫通するコア貫通導体１３により接続して成るコア基板の上下面に、熱硬化性樹脂から成る厚みが１０〜５０μｍ程度のビルドアップ絶縁層１４と銅めっき層から成るビルドアップ導体層１５とを被着するとともに互いに上下に隣接して位置するコア導体層１２とビルドアップ導体層１５およびビルドアップ導体層１５同士をビルドアップ絶縁層１４を貫通するビルドアップ貫通導体１６により接続して成る配線基板２０が用いられている。
【０００３】
配線基板２０の上面中央部には、半導体素子Ｓの電極Ｔがフリップチップ接続される直径が５０〜１００μｍ程度の円形の半導体素子接続パッド１７が最上層のビルドアップ配線導体１５により１００〜２００μｍ程度のピッチで格子状に配列されている。また、配線基板２０の下面の全面には、外部電気回路基板の配線導体に接続される直径が５００〜１０００μｍ程度の円形の外部接続パッド１８が１０００〜２０００μｍ程度のピッチで格子状に配列されている。これらの半導体素子接続パッド１７と外部接続パッド１８とは、互いに対応するもの同士が、ビルドアップ導体層１５およびビルドアップ貫通導体１６ならびにコア導体層１２およびコア貫通導体１３を介して電気的に接続されている。
【０００４】
ところで、半導体素子接続パッド１７には、半導体素子Ｓの信号用の電極Ｔに接続される信号用の半導体素子接続パッド１７と、半導体素子Ｓの接地用の電極Ｔに接続される接地用の半導体素子接続パッド１７と、半導体素子Ｓの電源用の電極Ｔに接続される電源用の半導体素子接続パッド１７とがある。また、外部接続パッド１８には、信号用の半導体素子接続パッド１７に電気的に接続された信号用の外部接続パッド１８と、接地用の半導体素子接続パッド１７に電気的に接続された接地用の外部接続パッド１８と、電源用の半導体素子接続パッド１７に電気的に接続された電源用の外部接続パッド１８とがある。
【０００５】
そして、上面側のビルドアップ導体層１５には、信号用の半導体素子接続パッド１７に電気的に接続された幅が１０〜３０μｍ程度の帯状の引き出し配線１５Ｓが配線基板２０の中央部から外周部にかけて延在しており、この引き出し配線１５Ｓの外周部側端部と信号用の外部接続パッド１８とがコア導体層１２およびコア貫通導体１３ならびに下面側のビルドアップ導体層１５およびビルドアップ貫通導体１６を介して電気的に接続されている。
【０００６】
なお、コア導体層１２は、銅箔を所定のパターンにサブトラクティブ法によりエッチングしたものをコア絶縁層１１ａの表面に転写埋入することにより形成されている。またコア貫通導体１３は、コア絶縁層１１ａに直径が１００〜２００μｍ程度の貫通孔をレーザ加工により形成するとともに、貫通孔内に金属粉末および熱硬化性樹脂を含有する金属ペーストを充填することにより形成されている。また、ビルドアップ導体層１５およびビルドアップ貫通導体１６は、周知のセミアディティブ法により形成されている。一般的に、セミアディティブ法により形成されたビルドアップ導体層１５およびビルドアップ貫通導体１６の方がサブトラクティブ法により形成されたコア導体層１２および金属ペーストにより形成されたコア貫通導体１４よりも微細配線が可能である。したがって、上面側のビルドアップ導体層１５により直径が５０〜１００μｍ程度の円形の半導体素子接続パッド１７を１００〜２００μｍ程度のピッチで高密度に配列することが可能であるとともに、これらの半導体素子接続パッド１７から上面側のビルドアップ導体層１５およびビルドアップ貫通導体１６を介して帯状の引き出し配線１５Ｓを高密度で引き出し可能である。
【０００７】
しかしながら、従来の配線基板２０によると、信号用の半導体素子接続パッド１７と信号用の外部接続パッド１８とを接続する帯状の引き出し配線１５Ｓは、厚みが１０〜５０μｍ程度の薄いビルドアップ絶縁層１４上に被着されたビルドアップ導体層１５により形成されていることから、引き出し配線１５Ｓに所定の特性インピーダンスを付与するためには、引き出し配線１５Ｓの幅を１０〜３５μｍの細いものとする必要がある。このように幅が１０〜３５μｍの細い引き出し配線１５Ｓを介して半導体素子接続パッド１７と外部接続パッド１８とを接続するとともに両者の間に例えば１０ＧＨｚ以上の高速の信号を伝送させると、引き出し配線１５Ｓの持つインダクタンスに起因して信号が大きく減衰し、信号を効率よく伝送させることができないという問題がでてくる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−２３５９１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明が解決しようとする課題は、インピーダンスが所定の値に整合された幅の広い引き出し配線を介して半導体素子接続パッドと外部接続パッドとの間に高速の信号を効率よく伝送させることが可能な配線基板を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の配線基板は、第１の厚みを有する複数のコア絶縁層が積層されたコア絶縁板と、該コア絶縁板の上下面に積層された前記第１の厚みよりも薄い第２の厚みを有する複数のビルドアップ絶縁層と、前記コア絶縁層の表面に被着された複数のコア導体層と、前記コア絶縁層を貫通して上下の前記コア導体層同士を電気的に接続するコア貫通導体と、前記ビルドアップ絶縁層の表面に被着された複数のビルドアップ導体層と、前記ビルドアップ絶縁層を貫通して上下の前記ビルドアップ導体層同士および前記ビルドアップ導体層と前記コア導体層とを電気的に接続するビルドアップ貫通導体とを具備し、最上層の前記ビルドアップ絶縁層の上面中央部に最上層の前記ビルドアップ導体層から成る複数の半導体素子接続パッドが第１のピッチで配列されているとともに最下層の前記ビルドアップ絶縁層の下面外周部に最下層の前記ビルドアップ配線導体から成る複数の外部接続パッドが配列されており、前記半導体素子接続パッドと前記外部接続パッドとの間が上面側の前記ビルドアップ導体層およびビルドアップ貫通導体で形成された上面側ビルトアップ接続配線部ならびに前記コア導体層およびコア貫通導体で形成されたコア接続配線部ならびに下面側の前記ビルドアップ導体層およびビルドアップ貫通導体で形成された下面側ビルドアップ接続配線部を介して電気的に接続されて成る配線基板であって、前記上面側ビルドアップ接続配線部は、前記半導体素子接続パッドに前記第１のピッチで接続されているとともに前記コア絶縁板の上面中央部において前記コア接続配線部に前記第１のピッチよりも広い第２のピッチで接続されており、前記コア接続配線部は、コア絶縁板の中央部から外周部に向けて延在する帯状の引き出し配線を含み、該引き出し配線の前記中央部側の端部が前記上面側ビルドアップ接続配線部に電気的に接続されているとともに前記外周部側の端部が前記下面側ビルドアップ接続配線部に電気的に接続されており、該下面側ビルドアップ接続配線部が前記外部接続パッドに電気的に接続されていることを特徴とするものである。
【発明の効果】
【００１１】
本発明の配線基板によると、半導体素子接続パッドと外部接続パッドとを接続するための帯状の引き出し配線は、半導体素子接続パッドが配列された第１のピッチより広い第２のピッチで上面側ビルドアップ接続配線部に接続されているので隣接する引き出し配線同士の間隔を広いものとすることができるとともにビルドアップ絶縁層よりも厚いコア絶縁層の表面に形成されていることから、引き出し配線に所定の特性インピーダンスを付与するために引き出し配線の幅を広いものとすることができる。したがって、引き出し配線のインダクタンスをその分低くすることができるので、引き出し配線を介して半導体素子接続パッドと外部接続パッドとの間に高速の信号を効率よく伝送させることが可能になる。さらに、半導体素子接続パッドと引き出し配線とを接続する上面側ビルドアップ接続配線部は、上面側の中央部でコア接続配線部に接続されていることから、半導体素子接続パッドが配列された領域の周囲の上面側のビルドアップ絶縁層の表面にビルドアップ導体層から成る広い面積の接地または電源用導体層を配置することが可能となる。半導体素子接続パッドが配列された領域の周囲の上面側のビルドアップ絶縁層の表面にビルドアップ導体層から成る広い面積の接地または電源用導体層を配置することにより、それらの広い接地または電源用導体層から短い経路で半導体素子に迅速かつ安定して接地電位や電源電位を付与することができ、それにより半導体素子を高速かつ安定に作動させることができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の配線基板の実施形態の一例を示す概略断面図である。
【図２】図２は、従来の配線基板を示す概略断面図である。
【発明を実施するための形態】
【００１３】
次に、本発明の配線基板の実施形態の一例を添付の図面を基にして説明する。図１は、本発明の配線基板の実施形態の一例を示す概略断面図である。本例の配線基板１０は、例えば耐熱繊維基材に熱硬化性樹脂を含浸させた厚みが１００〜２００μｍ程度のコア絶縁層１ａが複数積層されて成るコア絶縁板１の上下面およびコア絶縁層１ａ間に銅箔から成る複数のコア導体層２を被着するとともに互いに上下に隣接して位置するコア導体層２同士をコア絶縁層１ａを貫通するコア貫通導体３により接続して成るコア基板の上下面に、熱硬化性樹脂から成る厚みが１０〜５０μｍ程度のビルドアップ絶縁層４と銅めっき層から成るビルドアップ導体層５を被着するとともに互いに上下に隣接して位置するコア導体層２とビルドアップ導体層５およびビルドアップ導体層５同士をビルドアップ絶縁層４を貫通するビルドアップ貫通導体６により接続して成る。
【００１４】
コア絶縁層１ａは、アラミド繊維やガラス繊維等の耐熱性繊維の不織布または織布から成る耐熱性繊維基材にアリル変性ポリフェニレンエーテル樹脂等の熱硬化性樹脂を含浸させて成る。このようなコア絶縁層１ａは、耐熱性繊維基材に未硬化の熱硬化性樹脂組成物を含浸させた厚みが１００〜２００μｍ程度の絶縁シートに種々の加工を施した後、そのような絶縁シートを複数枚積層するとともに熱硬化させることにより互いに一体化されている。なおコア絶縁層１ａの比誘電率は２〜４程度である。
【００１５】
コア導体層２は、それぞれ厚みが５〜２５μｍ程度の銅等の金属箔から成り、配線基板１０に搭載される半導体素子Ｓの各電極Ｔを外部電気回路基板の配線導体に電気的に接続する導電路の一部として機能する。
【００１６】
このようなコア導体層２は、銅箔等の金属箔をポリエチレンテレフタレート等の耐熱性樹脂から成る転写フィルム上に接着剤を介して剥離可能に貼着するとともにコア導体層２に対応するパターンにサブトラクティブ法によりエッチング加工した後、そのパターン加工された金属箔をコア絶縁層１ａ用の絶縁シートの表面に熱プレスを用いて熱圧着して埋入させるとともに転写フィルムを除去することによりコア絶縁板１の表面やコア絶縁層１ａの間に配設される。
【００１７】
コア貫通導体３は、例えば、錫７０〜９０質量％と銀とビスマスと銅とから成る合金粉末および熱硬化性樹脂を含有する導電性材料から成り、コア貫通導体３に含有される合金粉末同士が互いに接触するとともに合金粉末とコア導体層２を構成する金属箔とが接触することによりコア導体層２の間を電気的に接続する。
【００１８】
コア貫通導体３は、コア導体層２用の銅箔が埋入される前のコア絶縁層１ａ用の絶縁シートにレーザ加工により直径が１００〜２００μｍ程度の貫通孔を穿孔しておくとともに、その貫通孔内に錫７０〜９０質量％と銀とビスマスと銅とから成る合金粉末および未硬化の熱硬化性樹脂を含有する金属ペーストを充填しておき、その金属ペーストをコア絶縁層１ａ用の絶縁シートとともに熱硬化させることにより形成される。
【００１９】
ビルドアップ絶縁層４は、その厚みが１０〜５０μｍであり、エポキシ樹脂等の熱硬化性樹脂に平均粒径が０．１〜２μｍのシリカやアルミナ等の無機絶縁フィラーを１０〜５０質量％程度分散させた絶縁樹脂材料から成る。このビルドアップ絶縁層４は、未硬化の熱硬化性樹脂に平均粒径０．１〜２μｍの無機絶縁フィラーを分散させてシート状に形成した樹脂シートを、コア絶縁板１の表面に真空プレスにより貼着し、その後、樹脂シート中の熱硬化性樹脂を１５０〜２００℃で熱硬化することによりコア絶縁板１の表面に積層される。
【００２０】
ビルドアップ導体層５は、下地としての厚みが０．１〜１μｍの無電解銅めっきと、その上の主導体としての厚みが１０〜３０μｍの電解銅めっきとから成る。そして、例えば上面側の最上層のビルドアップ絶縁層４の表面に配設されたビルドアップ導体層５の一部が半導体素子Ｓの電極Ｔに電気的に接続される半導体素子接続パッド７を形成しているとともに下面側の最下層のビルドアップ絶縁層４の表面に配設されたビルドアップ導体層５の一部が外部電気回路基板の配線導体に電気的に接続される外部接続パッド８を形成している。なお、このビルドアップ導体層５は、周知のセミアディティブ法により形成される。
【００２１】
ビルドアップ貫通導体６は、上述したビルドアップ導体層５と同様の材料および方法によりビルドアップ導体層５と一体的に形成されている。ビルドアップ貫通導体６は、ビルドアップ絶縁層４にレーザ加工により直径が５０〜１００μｍ程度の貫通孔を形成するとともに、その貫通孔の内部に無電解銅めっきおよび電解銅めっきをビルドアップ導体層５と同時に被着させることにより形成される。
【００２２】
半導体素子接続パッド７は、直径が５０〜１００μｍ程度の円形であり、１００〜２００μｍのピッチで最上層のビルドアップ絶縁層４の上面中央部に最上層のビルドアップ導体層５により格子状に配列形成されている。また、外部接続パッド８は、直径が５００〜１０００μｍ程度の円形であり、１０００〜２０００μｍのピッチで最下層のビルドアップ絶縁層４の下面の中央部および外周部に最下層のビルドアップ導体層５により格子状に配列形成されている。そして、これらの半導体素子接続パッド７と外部接続パッド８とは、所定のもの同士が上面側のビルドアップ導体層５およびビルドアップ貫通導体６で形成された上面側ビルドアップ接続配線部Ａならびにコア導体層２およびコア貫通導体３から成るコア接続配線部Ｂならびに下面側のビルドアップ導体層５およびビルドアップ貫通導体６で形成された下面側ビルドアップ接続配線部Ｃを介して電気的に接続されている。
【００２３】
ところで、半導体素子接続パッド７には、半導体素子Ｓの信号用の電極Ｔに接続される信号用の半導体素子接続パッド７と、半導体素子Ｓの接地用の電極Ｔに接続される接地用の半導体素子接続パッド７と、半導体素子Ｓの電源用の電極Ｔに接続される電源用の半導体素子接続パッド７とがある。また、外部接続パッド８には、信号用の半導体素子接続パッド７に電気的に接続された信号用の外部接続パッド８と、接地用の半導体素子接続パッド７に電気的に接続された接地用の外部接続パッド８と、電源用の半導体素子接続パッド７に電気的に接続された電源用の外部接続パッド８とがある。
【００２４】
これらの半導体素子接続パッド７と外部接続パッド８とを接続する接続配線のうち、信号用の半導体素子接続パッド７と信号用の外部接続パッド８とを接続する接続配線における上面側ビルドアップ接続配線部Ａは、信号用の半導体素子接続パッド７に半導体素子接続パッド７と同じ１００〜２００μｍのピッチで接続されているとともに、コア絶縁板１の中央部においてコア接続配線部Ｂに半導体素子接続パッド７のピッチよりも広い１５０〜３００μｍのピッチで接続されている。またコア接続配線部Ｂは、コア絶縁板１の中央部から外周部に向けて延在する幅が４０〜２００μｍの帯状の引き出し配線２Ｓを含んでおり、引き出し配線２Ｓの中央部側端部が上面側ビルドアップ接続配線部Ａに電気的に接続されているとともに引き出し配線２Ｓの外周部側端部が下面側ビルドアップ接続配線部Ｃに電気的に接続されている。さらに下面側ビルドアップ接続配線部Ｃは信号用の外部接続パッド８に電気的に接続されている。
【００２５】
このように、本例の配線基板１０によれば、信号用の半導体素子接続パッド７と信号用の外部接続パッド８とを接続するための帯状の引き出し配線２Ｓは、半導体素子接続パッド７が配列された第１のピッチより広い第２のピッチで上面側ビルドアップ接続配線部Ａに接続されているので、隣接する引き出し配線２Ｓ同士の間隔を広いものとすることができるとともにビルドアップ絶縁層４よりも厚いコア絶縁層１ａの表面に形成されていることから、引き出し配線２Ｓに所定の特性インピーダンスを付与するために引き出し配線２Ｓの幅を４０〜２００μｍの広いものとすることができる。したがって、引き出し配線２Ｓのインダクタンスをその分、低くすることができるので、引き出し配線２Ｓを介して信号用の半導体素子接続パッド７と信号用の外部接続パッド８との間に例えば１０ＧＨｚ以上の高速の信号を効率よく伝送させることが可能となる。
【００２６】
さらに、本例の配線基板１０においては、半導体素子接続パッド７が配列された領域の周囲の上面側のビルドアップ絶縁層４の表面にビルドアップ導体層５の一部から成る広い面積の接地または電源用導体層９が複数層配置されている。このように、半導体素子接続パッド７が配列された領域の周囲の上面側のビルドアップ絶縁層４の表面にビルドアップ導体層５から成る広い面積の接地または電源用導体層９を複数層配置することにより、それらの広い接地または電源用導体層９から短い経路で半導体素子Ｓに迅速かつ安定して接地電位や電源電位を付与することができ、それにより半導体素子Ｓを更に高速かつ安定に作動させることができる。
【符号の説明】
【００２７】
１ コア絶縁板
１ａ コア絶縁層
２ コア導体層
２Ｓ 引き出し配線
３ コア貫通導体
４ ビルドアップ絶縁層
５ ビルドアップ導体層
６ ビルドアップ貫通導体
７ 半導体素子接続パッド
８ 外部接続パッド
９ 接地または電源用導体層
Ａ 上面側ビルドアップ接続配線部
Ｂ コア接続配線部
Ｃ 下面側ビルドアップ接続配線部
Ｓ 半導体素子
Ｔ 半導体素子の電極
【特許請求の範囲】
【請求項１】
第１の厚みを有する複数のコア絶縁層が積層されたコア絶縁板と、該コア絶縁板の上下面に積層された前記第１の厚みよりも薄い第２の厚みを有する複数のビルドアップ絶縁層と、前記コア絶縁層の表面に被着された複数のコア導体層と、前記コア絶縁層を貫通して上下の前記コア導体層同士を電気的に接続するコア貫通導体と、前記ビルドアップ絶縁層の表面に被着された複数のビルドアップ導体層と、前記ビルドアップ絶縁層を貫通して上下の前記ビルドアップ導体層同士および前記ビルドアップ導体層と前記コア導体層とを電気的に接続するビルドアップ貫通導体とを具備し、最上層の前記ビルドアップ絶縁層の上面中央部に最上層の前記ビルドアップ導体層から成る複数の半導体素子接続パッドが第１のピッチで配列されているとともに最下層の前記ビルドアップ絶縁層の下面外周部に最下層の前記ビルドアップ配線導体から成る複数の外部接続パッドが配列されており、前記半導体素子接続パッドと前記外部接続パッドとの間が上面側の前記ビルドアップ導体層およびビルドアップ貫通導体で形成された上面側ビルトアップ接続配線部ならびに前記コア導体層およびコア貫通導体で形成されたコア接続配線部ならびに下面側の前記ビルドアップ導体層およびビルドアップ貫通導体で形成された下面側ビルドアップ接続配線部を介して電気的に接続されて成る配線基板であって、前記上面側ビルドアップ接続配線部は、前記半導体素子接続パッドに前記第１のピッチで接続されているとともに前記コア絶縁板の上面中央部において前記コア接続配線部に前記第１のピッチよりも広い第２のピッチで接続されており、前記コア接続配線部は、コア絶縁板の中央部から外周部に向けて延在する帯状の引き出し配線を含み、該引き出し配線の前記中央部側の端部が前記上面側ビルドアップ接続配線部に電気的に接続されているとともに前記外周部側の端部が前記下面側ビルドアップ接続配線部に電気的に接続されており、該下面側ビルドアップ接続配線部が前記外部接続パッドに電気的に接続されていることを特徴とする配線基板。
【請求項２】
前記半導体素子接続パッドが配列された領域の周囲に、上面側の前記ビルドアップ導体層から成る接地または電源用導体層が複数層配置されていることを特徴とする請求項１記載の配線基板。
【請求項１】
第１の厚みを有する複数のコア絶縁層が積層されたコア絶縁板と、該コア絶縁板の上下面に積層された前記第１の厚みよりも薄い第２の厚みを有する複数のビルドアップ絶縁層と、前記コア絶縁層の表面に被着された複数のコア導体層と、前記コア絶縁層を貫通して上下の前記コア導体層同士を電気的に接続するコア貫通導体と、前記ビルドアップ絶縁層の表面に被着された複数のビルドアップ導体層と、前記ビルドアップ絶縁層を貫通して上下の前記ビルドアップ導体層同士および前記ビルドアップ導体層と前記コア導体層とを電気的に接続するビルドアップ貫通導体とを具備し、最上層の前記ビルドアップ絶縁層の上面中央部に最上層の前記ビルドアップ導体層から成る複数の半導体素子接続パッドが第１のピッチで配列されているとともに最下層の前記ビルドアップ絶縁層の下面外周部に最下層の前記ビルドアップ配線導体から成る複数の外部接続パッドが配列されており、前記半導体素子接続パッドと前記外部接続パッドとの間が上面側の前記ビルドアップ導体層およびビルドアップ貫通導体で形成された上面側ビルトアップ接続配線部ならびに前記コア導体層およびコア貫通導体で形成されたコア接続配線部ならびに下面側の前記ビルドアップ導体層およびビルドアップ貫通導体で形成された下面側ビルドアップ接続配線部を介して電気的に接続されて成る配線基板であって、前記上面側ビルドアップ接続配線部は、前記半導体素子接続パッドに前記第１のピッチで接続されているとともに前記コア絶縁板の上面中央部において前記コア接続配線部に前記第１のピッチよりも広い第２のピッチで接続されており、前記コア接続配線部は、コア絶縁板の中央部から外周部に向けて延在する帯状の引き出し配線を含み、該引き出し配線の前記中央部側の端部が前記上面側ビルドアップ接続配線部に電気的に接続されているとともに前記外周部側の端部が前記下面側ビルドアップ接続配線部に電気的に接続されており、該下面側ビルドアップ接続配線部が前記外部接続パッドに電気的に接続されていることを特徴とする配線基板。
【請求項２】
前記半導体素子接続パッドが配列された領域の周囲に、上面側の前記ビルドアップ導体層から成る接地または電源用導体層が複数層配置されていることを特徴とする請求項１記載の配線基板。
【図１】
【図２】
【図２】
【公開番号】特開２０１３−３０５１６（Ｐ２０１３−３０５１６Ａ）
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願番号】特願２０１１−１６３７６１（Ｐ２０１１−１６３７６１）
【出願日】平成２３年７月２６日（２０１１．７．２６）
【出願人】（３０４０２４８９８）京セラＳＬＣテクノロジー株式会社 (213)
【Ｆターム（参考）】
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願日】平成２３年７月２６日（２０１１．７．２６）
【出願人】（３０４０２４８９８）京セラＳＬＣテクノロジー株式会社 (213)
【Ｆターム（参考）】
[ Back to top ]