電子装置
【課題】カーボンによるバンドギャップ・エンジニアリングを可能とし、カーボン原子に基づく多彩なエレクトロニクスを達成して、信頼性の高い電子装置を実現する。
【解決手段】電子装置は、単層のグラフェン膜１と、グラフェン膜１上の両端に設けられた一対の電極２，３とを有しており、グラフェン膜１では、電極２，３間の領域において、中央部位のＢＣ間が複数のアンチドット１０が形成されてなる第１の領域１ａとされており、第１の領域１ａの両側におけるＡＢ間及びＣＤ間がアンチドットの形成されていない第２の領域１ｂとされている。
【解決手段】電子装置は、単層のグラフェン膜１と、グラフェン膜１上の両端に設けられた一対の電極２，３とを有しており、グラフェン膜１では、電極２，３間の領域において、中央部位のＢＣ間が複数のアンチドット１０が形成されてなる第１の領域１ａとされており、第１の領域１ａの両側におけるＡＢ間及びＣＤ間がアンチドットの形成されていない第２の領域１ｂとされている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置に関するものである。
【背景技術】
【０００２】
近時では、シリコンに替わる電子材料としてカーボン、特にグラフェンが提案されている。グラフェンは、そのバンド構造からキャリア（電子、正孔）の移動度が大きく、シリコンに替わる将来の高速情報処理システムの構成要素として期待されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平７−２５０８号公報
【特許文献２】特開平８−２６０１５０号公報
【非特許文献】
【０００４】
【非特許文献１】J. A. Furst, et al., Physical Review, B80, 115117 (2009).
【非特許文献２】X. Liang, et al., Nano Letters, 10, 2454 (2010).
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体材料、特にＧａＡｓを代表とするＩＩＩ−Ｖ族化合物半導体は、異種の材料を組み合わせるヘテロ構造により内部のポテンシャル分布を設計・制御し、いわゆる「バンドギャップ・エンジニアリング」を展開してきた。各種デバイスを構成するために要求される半導体材料の性質は、上記デバイスの各パートで必ずしも同一ではない。例えばバイポーラトランジスタにおいては、キャリアの注入効率を高めるためにエミッタにバンドギャップの大きな材料を用い、ベースにバンドギャップの小さな材料を用いることが望ましく、異種材料が用いられる。また、高電子移動度トランジスタ、量子井戸レーザにおいては電子の閉じ込めのためのポテンシャル形状を異種材料の組み合わせによって実現している。この方法はＳｉ、ＧｅのようなＩＶ族半導体にも波及し、今や多くのデバイスがこの技術を取り入れている。
【０００６】
上記のヘテロ構造デバイスは、更にいくつかの要素部品に分解することができる。ここでは、バンドギャップの大きい材料としてＡｌＧａＡｓ、バンドギャップの小さい材料としてＧａＡｓを用いて例示する。
（１）ＧａＡｓでＡｌＧａＡｓを挟んだＧａＡｓ／ＡｌＧａＡｓ／ＧａＡｓ構造は電子（正孔）に対する（トンネル）障壁として作用する。
（２）更に、障壁を２つ並べたＧａＡｓ／ＡｌＧａＡｓ／ＧａＡｓ／ＡｌＧａＡｓ／ＧａＡｓ構造は、共鳴トンネル障壁として知られており、負性微分抵抗を示す共鳴トンネルダイオードとしての開発が進められている。
（３）逆に、ＡｌＧａＡｓ／ＧａＡｓ／ＡｌＧａＡｓ構造は、電子（正孔）を空間的に閉じ込める量子井戸として作用し、量子井戸レーザとして実用化されている。
（４）ＡｌＧａＡｓ／ＧａＡｓの周期構造は超格子として知られており、負性微分抵抗素子や発振器として利用できることが知られている。
【０００７】
上記したグラフェンは、キャリア速度が大きいという特長を持つが、それ自体はバンドギャップがゼロの半導体であり、そのままトランジスタの材料とすると耐圧の低下、オフ電流の増大を招くという問題がある。そのため、グラフェン膜にバンドギャップを持たせる方法が各種提案されている。
【０００８】
第一の提案として、グラフェン膜の電流に垂直な方向の幅を微細化し、横方向に量子化する、いわゆるグラフェン・ナノリボンがある。第二の提案として、グラフェン膜に原子の欠落した、いわゆるアンチドットを周期的に配置したグラフェン・ナノメッシュ或いはグラフェン・アンチドットと呼ばれる構造がある（例えば、非特許文献１を参照）。
【０００９】
近年、上記のようなグラフェン・ナノメッシュを用いて電界効果型トランジスタを構成することが提案されている（例えば、非特許文献２を参照）。
従来のグラフェン・ナノメッシュでは、多数のアンチドットがデバイス全体に亘って均一に分布するように形成されており、バンドギャップ及びポテンシャルもデバイス全体に亘って一様とされている。
【００１０】
本発明は、上記の課題に鑑みてなされたものであり、カーボンによるバンドギャップ・エンジニアリングを可能とし、カーボン原子に基づく多彩なエレクトロニクスを達成して、信頼性の高い電子装置を実現することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の電子装置は、一原子層以上のグラフェン膜を能動領域とする電子装置であって、前記グラフェン膜は、一原子以上の炭素原子の欠損からなる複数のアンチドットが分布しており、前記アンチドットの占有する面積密度が大きい第１の領域と、前記第１の領域よりも前記面積密度が小さい第２の領域とを有する。
【発明の効果】
【００１２】
本発明によれば、カーボンによるバンドギャップ・エンジニアリングを可能とし、カーボン原子に基づく多彩なエレクトロニクスを達成して、信頼性の高い電子装置を実現することができる。
【図面の簡単な説明】
【００１３】
【図１】グラフェン膜におけるエネルギーギャップのアンチドットの径依存性を示す特性図である。
【図２】グラフェン膜に形成されたアンチドットについて、その原子配置を拡大して示す模式図である。
【図３】第１の実施形態による電子装置の一例について、簡易な構成として示す概略平面図である。
【図４】電流方向に伸びた形状のアンチドットの一例について、簡易な構成として示す概略平面図である。
【図５】図３の電子装置で形成されるエネルギーバンドを示す模式図である。
【図６】グラフェン膜において、量子井戸を構成するためのアンチドットのマクロな配列を示す概略平面図である。
【図７】図６のグラフェン膜におけるエネルギーバンドを示す模式図である。
【図８】第１の実施形態による電子装置の一例として、簡易な装置構成として示す概略平面図である。
【図９】図８の電子装置で形成されるエネルギーバンドを示す模式図である。
【図１０】図８の共鳴トンネル構造においてグラフェンチャネルを電流方向に垂直に切断した一例を示す模式図である。
【図１１】図８の共鳴トンネル構造においてグラフェンチャネルを電流方向に垂直に切断した他の例を示す模式図である。
【図１２】グラフェン膜において、ポテンシャル障壁と量子井戸を交互に配置した超格子構造を示す概略平面図である。
【図１３】超格子構造の作製においてグラフェンチャネルを電流方向に垂直に切断した一例を示す模式図である。
【図１４】第２の実施形態による電子装置の一例として、横型ホットエレクトロントランジスタを示す概略平面図である。
【図１５】第２の実施形態による電子装置の一例として、横型ヘテロ接合バイポーラトランジスタを示す概略平面図である。
【図１６】第２の実施形態による電子装置の一例として、グラフェンＦＥＴを示す概略平面図である。
【図１７】図１６における一点鎖線Ｉ−Ｉに沿った概略断面図である。
【図１８】第２の実施形態による電子装置の一例として、共鳴トンネルトランジスタを示す概略平面図である。
【図１９】共鳴トンネルトランジスタの他の例を示す概略平面図である。
【発明を実施するための形態】
【００１４】
以下、本発明を適用した諸実施形態について、図面を参照しながら詳細に説明する。
【００１５】
（第１の実施形態）
本実施形態では、本発明の基本骨子について説明する。
【００１６】
図１は、グラフェン膜におけるエネルギーギャップのアンチドット（開孔）の径依存性を示す特性図である。
図１では、グラフェン膜において隣り合うアンチドットの間隔は、２．２１ｎｍで一定とした。図１から明らかなように、アンチドットの径が大きい、即ち隣り合うアンチドット間の距離（ブリッジ幅）が小さくなるほどバンドギャップは増加する。
【００１７】
グラフェン膜においてバンドギャップを変調するには、アンチドットの占有する面積密度を調節すれば良い。アンチドットの占有する面積密度が大きい（小さい）ほど、バンドギャップは増加（減少）することになる。具体的には、隣り合うアンチドット間の距離、アンチドットの径、及びアンチドットの形状のうち少なくとも１種を調節すれば良い。本実施形態では、上記のグラフェン膜を能動領域とする電子装置を提示する。
【００１８】
図２は、グラフェン膜に形成されたアンチドットについて、その原子配置を拡大して示す模式図である。
アンチドットの直径は０．９８ｎｍ、ブリッジ幅は０．９８ｎｍであり、このときのバンドギャップは０．６７ｅＶと計算される。ここでは、結合相手のいない炭素原子は水素原子により終端されている。
【００１９】
グラフェン膜の成膜方法としては、基板上に直接的に化学気相成長法等を用いて成長する方法（特許文献１或いは特許文献２を参照）や、絶縁基板上に成長させたＳｉＣ膜を熱処理によりグラフェン化する方法等を用いる。アンチドットの形成としては、例えば収束されたＨｅイオンビームの照射、電子ビームリソグラフィによるパターン形成後に露出したグラフェン膜の部分を酸素雰囲気中でプラズマエッチングする方法等がある。
【００２０】
図３は、本実施形態による電子装置の一例について、簡易な構成として示す概略平面図である。
この電子装置は、単層（一原子層）のグラフェン膜１と、グラフェン膜１上の両端に設けられた一対の電極２，３とを有している。グラフェン膜１では、電極２，３間の領域において、中央部位のＢＣ間が複数のアンチドット１０が形成されてなる第１の領域１ａとされており、第１の領域１ａの両側におけるＡＢ間及びＣＤ間がアンチドットの形成されていない第２の領域１ｂとされている。グラフェン膜１の縦方向寸法は十分に大きいものとする。アンチドット１０の数、径、形状、分布態様は、図３のものに限定されるものではなく、ＡＢ間、ＣＤ間の距離も自由度を持つ。
【００２１】
なお、アンチドットの形状は円に近いとは限らず、また対称的であるとは限らない。図４に電流方向に伸びた形状のアンチドット１０ａの一例を示す。本構造ではブリッジ長が長いためバンドギャップを決めるのはブリッジ幅であり、アンチドット１０ａの端部の形状にはほとんど影響されなくなる。このため、アンチドット１０ａの形状の設計及び製作が容易になるという利点がある。
【００２２】
図５は、図３の電子装置で形成されるエネルギーバンドを示す模式図である。
グラフェン膜１では、第１の領域１ａにおいてポテンシャル障壁が形成される。アンチドット１０の部分は約０．３ｅＶのエネルギー障壁として働く。ＡＢ間及びＣＤ間の第２の領域１ｂでは、バンドギャップの無い通常の単層グラフェンの性質を示し、ＢＣ間の第１の領域１ａでは、０．６７ｅＶのバンドギャップを持つ半導体の性質を示す。グラフェン膜１では、上記のようにバンドギャップの変調が得られる。
【００２３】
図６は、グラフェン膜において、量子井戸を構成するためのアンチドットのマクロな配列を示す概略平面図である。
グラフェン膜１では、ＡＢ間及びＣＤ間が複数のアンチドット１０が形成されてなる第１の領域１ａとされており、ＢＣ間がアンチドットの形成されていない第２の領域１ｂとされている。第１の領域１ａ間の第２の領域１ｂにおいて量子井戸が構成される。グラフェン膜１の縦方向寸法は十分に大きいものとする。アンチドット１０の数、径、形状、分布態様は、図６のものに限定されるものではなく、ＡＢ間、ＣＤ間の距離も自由度を持つ。
【００２４】
図７は、図６のグラフェン膜におけるエネルギーバンドを示す模式図である。
グラフェン膜１では、第１の領域１ａにおいてポテンシャル障壁が形成される。アンチドット１０の部分は約０．３ｅＶのエネルギー障壁として働く。ＢＣ間の第２の領域１ｂでは、バンドギャップの無い通常の単層グラフェンの性質を示し、ＡＢ間及びＣＤ間の第１の領域１ａでは、０．６７ｅＶのバンドギャップを持つ半導体の性質を示す。グラフェン膜１では、上記のようにバンドギャップの変調が得られる。
【００２５】
図８は、本実施形態による電子装置の一例として、簡易な装置構成として示す概略平面図である。
この電子装置は、共鳴トンネル障壁を構成する単層（一原子層）のグラフェン膜１と、グラフェン膜１上の両端に設けられた一対の電極２，３とを有している。グラフェン膜１では、電極２，３間の領域において、ＢＣ間及びＤＦ間が複数のアンチドット１０が形成されてなる第１の領域１ａとされており、各第１の領域１ａの両側におけるＡＢ間、ＣＤ間、及びＥＦ間がアンチドットの形成されていない第２の領域１ｂとされている。
図のＣＤ間が十分短ければ、ＣＤ間のグラフェン部分にキャリアの閉じ込めに起因した共鳴準位が生じ、擬似的なバンドギャップが形成される。このとき、このＣＤ間の距離は２０ｎｍ以下、典型的には１０ｎｍ以下になる。この距離は共鳴準位を制御するうえで重要となる。
【００２６】
図９は、図８の電子装置で形成されるエネルギーバンドを示す模式図である。
グラフェン膜１では、複数（ここでは２つ）の第１の領域１ａにおいて共鳴トンネル障壁が形成される。アンチドット１０の部分は約０．３ｅＶのエネルギー障壁として働く。ＡＢ間、ＣＤ間、及びＦＧ間の第２の領域１ｂでは、バンドギャップの無い通常の単層グラフェンの性質を示し、ＢＣ間及びＤＦ間の第１の領域１ａでは、０．６７ｅＶのバンドギャップを持つ半導体の性質を示す。グラフェン膜１では、上記のようにバンドギャップの変調が得られる。
【００２７】
図１０は、図８の共鳴トンネル構造においてグラフェンチャネルを電流方向に垂直に切断した一例を示す模式図である。スリット１０ｂは、炭素原子の欠損が連続して連なる形状、換言すれば、アンチドットの形状を縦に伸ばした極限と見なすことができる。このときのスリット１０ｂの（電流方向の）幅は十分に小さく、原子数にして１０個以下が望ましい。このようにスリット１０ｂが十分に細ければキャリアは対向したグラフェン間をトンネル効果で移動することが可能であり、このときの障壁高さはグラフェンのフェルミ準位と真空準位の差によって決まる。
【００２８】
本構造のスリット部の製作手順は、例えば単層のグラフェンシートに対し収束されたイオンビーム（Ｈｅ、Ａｒ，Ｘｅイオンビームなど）を２回スキャンしてスリット部分の炭素原子を除去すれば良く、図８のように形状が制御されたアンチドットを複数個配置する構造と比して格段に短時間かつ低コストで作製することが可能である。
【００２９】
更に、上記のスリット１０ｂは、一列のアンチドット、或いは図１１に示すように、ある長さのスリット１０ｃが長さ方向に連なったものでも良い。これは、図１０のスリット１０ｂによる障壁が高過ぎるとき、障壁高さ調節に有効な方法である。このような構造も、収束されたイオンビームのスキャンにより容易に作製することが可能である。
【００３０】
図１２は、グラフェン膜において、ポテンシャル障壁と量子井戸を交互に配置した超格子構造を示す概略平面図である。
グラフェン膜１では、第１の領域１ａがアンチドットの形成されてなる帯状領域とされており、第２の領域１ｂがアンチドットの形成されていない帯状領域とされている。第１の領域１ａのポテンシャル障壁と、第２の領域１ｂの量子井戸とが交互に配されて超格子構造が構成される。グラフェン膜１の縦方向寸法は十分に大きいものとする。なお、図１２では、第１の領域１ａのアンチドットの図示を省略する。
【００３１】
図１３は、超格子構造の作製においてグラフェンチャネルを電流方向に垂直に切断した一例を示す模式図であり、アンチドットの形状を縦に伸ばした極限に相当する。このときのスリット１０ｄの幅は十分に小さく、原子数にして１０個以下が望ましい。本構造の製作手順は図１０の説明と同様であり、超格子構造を短時間且つ低コストで作製することが可能である。
【００３２】
ここで、図１２の超格子構造の比較例として、いわゆるグラフェン・ナノリボン構造について説明する。
グラフェン・ナノリボン構造において、バンドギャップの変調を得るには、グラフェン膜に、幅広の部分と、これに対して幅狭の部分とを交互に形成することになる。このように、グラフェン膜に幅の大きく異なる部分を形成するため、一方の電極から入射する電子はその殆どが幅狭の部分（リボン部分）との境界で反射され、他方の電極に到達することが困難であり、十分な電流量を供給することができない。このように、グラフェン・ナノリボン構造でバンドギャップの変調構造を構成することは非現実的である。
【００３３】
以上説明したように、本実施形態によれば、グラフェン膜１において、所期のバンドギャップ・エンジニアリングを可能とし、カーボン原子に基づく多彩なエレクトロニクスを達成することができる。
【００３４】
（第２の実施形態）
本実施形態では、第１の実施形態で説明した基本骨子を踏まえ、本発明を適用した具体的な電子装置の構成について説明する。
【００３５】
図１４は、本実施形態による電子装置の一例として、横型ホットエレクトロントランジスタを示す概略平面図である。
この横型ホットエレクトロントランジスタは、グラフェン膜１と、グラフェン膜１上の両端と、グラフェン膜１の中央部位から引き出された一端とに設けられた一組の電極であるエミッタ電極１１、コレクタ電極１３、及びベース電極１２を有している。グラフェン膜１において、エミッタ電極１１が接続されている部位をエミッタ領域１１ａ、ベース電極１２が接続されている部位をベース領域１２ａ、コレクタ電極１３が接続されている部位をコレクタ領域１３ａとする。エミッタ領域１１ａは、複数のアンチドットが形成されてなる第１の領域１ａと、第１の領域１ａの片側に隣接するアンチドットの形成されていない第２の領域１ｂとからなる。同様に、コレクタ領域１３ａは、複数のアンチドットが形成されてなる第１の領域１ａと、第１の領域１ａの片側に隣接するアンチドットの形成されていない第２の領域１ｂとからなる。ベース領域１２ａは、アンチドットの形成されていない第２の領域とされている。エミッタ領域１１ａの第１の領域１ａと、コレクタ領域１３ａの第１の領域１ａとが、ベース領域１２ａの両側に形成されている。各第１の領域１ａは、その長手方向がキャリアの走行方向に対して非平行な方向、ここでは垂直な方向とされている。エミッタ領域１１ａの第１の領域１ａがエミッタ障壁として、コレクタ領域１３ａの第１の領域１ａがコレクタ障壁として機能する。なお、図１４では、第１の領域１ａのアンチドットの図示を省略する。
【００３６】
グラフェン膜１は、Ｃｕ，Ｃｏ，Ｎｉ，Ｆｅ等の触媒金属を下地に形成し、例えば熱ＣＶＤ法により、以下のように成膜する。
原料ガスとしては、エチレン（Ｃ2Ｈ4）、Ｈ2、Ａｒの混合ガスを用いる。Ｃ2Ｈ4ガスの流量を０．６５ｓｃｃｍ程度、Ｈ2ガスの流量を１００ｓｃｃｍ程度、Ａｒガスの流量を１０００ｓｃｃｍ程度とする。全圧を１ｋＰａ程度とした場合に、Ｃ2Ｈ4ガスの分圧を０．０５Ｐａ〜１０Ｐａ程度、より好ましくは０．０８Ｐａ〜２Ｐａ程度、ここでは０．６Ｐａ程度とする。ここで、Ｃ2Ｈ4ガスの分圧を０．０５Ｐａよりも小さくすると、グラフェンの成長が不足する懸念がある。Ｃ2Ｈ4ガスの分圧を１０Ｐａよりも大きくすると、グラフェンが成長過多となってグラフェンのグレインサイズが小さくなる懸念がある。Ｃ2Ｈ4ガスの分圧を０．０５Ｐａ〜１０Ｐａ程度の範囲内に設定することにより、所望の大きなグレインサイズ（２μｍ〜３μｍ程度、或いはそれ以上）のグラフェンが形成可能となる。成長温度（合成室内の環境温度）は、８００℃〜１０５０℃の温度範囲内の値、ここでは８６０℃程度に設定する。
【００３７】
上記の成長条件で、４分間程度、グラフェンを堆積する。なお、好適な合成時間は、Ｃ2Ｈ4ガスの分圧によって変化し、一般的に分圧が低いほど長い合成時間が必要になる。通常、１分間〜１２０分間の範囲となる。例えば、Ｃ2Ｈ4ガスの分圧が０．０８Ｐａのときには、６０分間程度の合成時間で良質なグラフェンが得られることが判っている。以上により、単層のグラフェン膜１が形成される。グラフェン膜１は、そのグレインサイズが十分大きく、ほぼ単結晶且つ単層（単原子層）として形成される。ここで、成長条件を適宜制御する（例えば成長時間を長く設定する等）ことにより、２層乃至３層、或いはそれ以上の層数にグラフェン膜１を形成することもできる。
グラフェン膜１は、リソグラフィー及びドライエッチングにより、所期の形状に加工される。
【００３８】
グラフェン膜１にアンチドットを形成するには、例えば収束されたＨｅ、Ａｒ、Ｘｅといったイオンビームの照射、電子ビームリソグラフィによるパターン形成後に露出したグラフェン膜の部分を酸素雰囲気中でプラズマエッチングする方法等を用いる。
【００３９】
エミッタ電極１１、ベース電極１２、及びコレクタ電極１３は、例えばＴｉ（５ｎｍ）／Ａｕ（１００ｎｍ）を真空蒸着法等により堆積し、リフトオフにより所定の電極形状に形成する。
エミッタ領域１１ａ、ベース領域１２ａ、及びコレクタ領域１３ａの各第２の領域１ｂの部分において、若干のバンドギャップを持つアンチドット構造を適用しても良い。上記の例ではベース電極１２はオーミックコンタクトを用いているが、ベース領域１２ａ上に所定の絶縁膜を介して金属電極を設ける、絶縁ゲート型ホットエレクトロントランジスタ構造とすることも考えられる。その際には、グラフェン膜１のベース領域１２ａ上に例えば原子層堆積法（ＡＬＤ法）により絶縁膜として例えばＡｌ2Ｏ3を堆積した後、Ａｌ2Ｏ3上に例えばＴｉ（５ｎｍ）／Ａｕ（１００ｎｍ）からなる金属電極を通常のリソグラフィー、真空蒸着、リフトオフにより形成すれば良い。
【００４０】
図１５は、本実施形態による電子装置の一例として、横型ヘテロ接合バイポーラトランジスタを示す概略平面図である。
この横型ヘテロ接合バイポーラトランジスタは、グラフェン膜１と、グラフェン膜１上の両端と、グラフェン膜１の中央部位から引き出された一端とに設けられた一組の電極であるエミッタ電極１１、コレクタ電極１３、及びベース電極１２を有している。グラフェン膜１において、エミッタ電極１１が接続されている部位をエミッタ領域１１ａ、ベース電極１２が接続されている部位をベース領域１２ａ、コレクタ電極１３が接続されている部位をコレクタ領域１３ａとする。エミッタ領域１１ａ、ベース領域１２ａ、及びコレクタ領域１３ａは全て、複数のアンチドットが形成されてなる第１の領域とされる。なお、図１５では、エミッタ領域１１ａ、ベース領域１２ａ、及びコレクタ領域１３ａのアンチドットの図示を省略する。エミッタ領域１１ａ及びベース領域１２ａでは、前者が後者よりもバンドギャップが大きくなるように、前者が後者よりもアンチドットの占有する面積密度が大きく調節されている。これにより、ワイドギャップエミッタとなり、注入効率が向上する。例えば、ベース領域１２ａでは、アンチドットが例えば図２のように直径及びブリッジ幅が共に０．９８ｎｍとされており、バンドギャップは０．６７ｅＶと計算される。一方、エミッタ領域１１ａでは、アンチドットが直径１．２３ｎｍ、ブリッジ幅０．７４ｎｍとされており、バンドギャップは１．１１ｅＶと計算される。
【００４１】
グラフェン膜１の成膜及びパターニング、アンチドットの形成、エミッタ電極１１、コレクタ電極１３、及びベース電極１２の形成については、図１４の場合と同様である。
【００４２】
各領域の導電型は、エミッタ領域１１ａ及びコレクタ領域１３ａがｎ型、ベース領域１２ａがｐ型とされる。グラフェン膜１でこのような導電型を得るには、エミッタ領域１１ａ及びコレクタ領域１３ａにはｎ型の不純物、例えばＫ（カリウム）原子を吸着させ、ベース領域１２ａにはｐ型の不純物、例えばＯ（酸素）原子をドープすれば良い。
【００４３】
上記の例では、ベース電極１２はオーミックコンタクトを用いているが、ベース領域１２ａ上に所定の絶縁膜を介して金属電極を設ける、絶縁ゲート型ヘテロ接合バイポーラトランジスタ構造とすることも考えられる。その際には、グラフェン膜１のベース領域１２ａ上に例えば原子層堆積法（ＡＬＤ法）により絶縁膜として例えばＡｌ2Ｏ3を堆積した後、Ａｌ2Ｏ3上に例えばＴｉ（５ｎｍ）／Ａｕ（１００ｎｍ）からなる金属電極を通常のリソグラフィー、真空蒸着、リフトオフにより形成すれば良い。
【００４４】
図１６は、本実施形態による電子装置の一例として、グラフェンＦＥＴを示す概略平面図である。図１７は、図１６における一点鎖線Ｉ−Ｉに沿った概略断面図である。
このグラフェンＦＥＴでは、シリコン基板２０上にＡｌ2Ｏ3等の絶縁膜２４を介してグラフェン膜１が形成される。グラフェン膜１上には、シリコン酸化膜等のゲート絶縁膜２５を介したゲート電極２１と、グラフェン膜１上でゲート電極２１の両側に形成されたソース電極２２及びドレイン電極２３とが形成される。グラフェン膜１において、ゲート電極２１下の部位がチャネル領域２１ａとなり、ゲート電極２１とソース電極２２との間の部位をソース領域２２ａ、ゲート電極２１とドレイン電極２３との間の部位をドレイン領域２３ａとする。ソース領域２２ａ及びドレイン領域２３ａは、複数のアンチドット１０が形成されてなる第１の領域とされている。チャネル領域２１ａは、アンチドットの形成されていない第２の領域とされている。図１６では、ソース領域２２ａ及びドレイン領域２３ａのアンチドットの図示を省略する。なお、チャネル領域にもアンチドットを形成することもできるが、この場合には、ソース領域２２ａ及びドレイン領域２３ａに比して電子の有効質量が小さくなるように設計することが望ましい。
【００４５】
グラフェン膜１の成膜及びパターニング、アンチドットの形成については、図１４の場合と同様である。
ソース電極２２、及びドレイン電極２３は、例えばＴｉ（５ｎｍ）／Ａｕ（１００ｎｍ）を真空蒸着法等により堆積し、リソグラフィー、リフトオフにより所定の電極形状に形成する。
同様に、ゲート電極２１は、ＡＬＤ法等によりＡｌ2Ｏ3を堆積してゲート絶縁膜２５を形成した後、Ａｌ2Ｏ3上に例えばＴｉ（５ｎｍ）／Ａｕ（１００ｎｍ）からなる金属電極を通常のリソグラフィー、真空蒸着、リフトオフにより形成すれば良い。
【００４６】
従来のグラフェンＦＥＴでは、バンドギャップを持たないため、ソース電極からドレイン電極ヘのトンネル効果によりリーク電流が流れ、オフ電流の増大、ドレインコンダクタンスの増大といった問題があった。一方、従来のナノリボンＦＥＴ、ナノメッシュＦＥＴではこれらの改善は認められるものの、電子の有効質量の増大、移動度の低下により性能低下するというトレードオフがあった。
【００４７】
本実施形態によるグラフェンＦＥＴでは、ソース領域２２ａ及びドレイン領域２３ａの双方或いはいずれか一方（図１６、図１７では双方を例示する）にアンチドットを形成してバンドギャップを調節する。これにより、所期の高耐圧を保持することができる。それと共に、ゲート電極２１下のチャネル領域２１ａには、アンチドットのないグラフェンを用いることにより、所期の高移動度を保持することができる。
なお、ソース・ゲート間あるいはゲート・ドレイン間のアンチドット配列は一様に限定されるものでは無く、例えば寄生抵抗の低減のため、ソース電極近傍ではアンチドット数を少なくするあるいは無くすなど、必要に応じて決めることができる。
【００４８】
図１８は、本実施形態による電子装置の一例として、共鳴トンネルトランジスタを示す概略平面図である。
この共鳴トンネルトランジスタは、グラフェン膜１と、グラフェン膜１上の両端と、グラフェン膜１の中央部位から引き出された一端とに設けられた一組の電極であるエミッタ電極１１、コレクタ電極１３、及びベース電極１２を有している。グラフェン膜１において、エミッタ電極１１が接続されている部位をエミッタ領域１１ａ、ベース電極１２が接続されている部位をベース領域１２ａ、コレクタ電極１３が接続されている部位をコレクタ領域１３ａとする。エミッタ領域１１ａとベース領域１２ａ、及びベース領域１２ａとコレクタ領域１３ａの間には複数のアンチドット或いはスリットが形成されてなる第２の領域が配置されている。ベース領域の長さは共鳴準位を決定するパラメータであり、例えば１０ｎｍと設定される。
【００４９】
この共鳴トンネルトランジスタにおいては、ＣＤ間のグラフェンのポテンシャルをベース電極１２によって制御することができ、共鳴トンネルトランジスタとして動作させることができる。また、共鳴トンネルトランジスタは、上記の横型ホットエレクトロントランジスタにおいてベース領域の長さを、離散的な共鳴準位が形成される程度に縮小したものとみなすこともできる。
【００５０】
上記の例ではベース電極１２はオーミックコンタクトを用いているが、ベース領域１２ａ上に所定の絶縁膜を介して金属電極を設ける、絶縁ゲート型共鳴トンネルトランジスタ構造とすることも考えられる。その際には、グラフェン膜１のベース領域１２ａ上に例えば原子層堆積法（ＡＬＤ法）により絶縁膜として例えばＡｌ2Ｏ3を堆積した後、Ａｌ2Ｏ3上に例えばＴｉ（５ｎｍ）／Ａｕ（１００ｎｍ）からなる金属電極を通常のリソグラフィー、真空蒸着、リフトオフにより形成すれば良い。
【００５１】
また、図１９のように、ＡＢ間のＢに近い部分にゲート電極１４ａ、ＤＥ間のＤに近い部分にゲート電極１４ｂを設け、ＣＤ部前後のポテンシャルを制御する構造でも良い。これは、ＣＤ間が短くその上にゲートの作製が実質的に困難なときに、特に有効な方法である。
【００５２】
グラフェン膜１の成膜及びパターニング、アンチドットの形成、エミッタ電極１１、コレクタ電極１３、及びベース電極１２の形成については、図１４の場合と同様である。
各領域の導電型は、エミッタ領域１１ａ、コレクタ領域１３ａ及びベース領域１２ａで同一の導電型にするユニポーラ型と、ベース領域１２ａの導電型を反転させたバイポーラ型があり、トランジスタに要求されるしきい値電圧、増幅率等により適宜選択することができる。
【００５３】
以上説明したように、本実施形態によれば、カーボンによるバンドギャップ・エンジニアリングを可能とし、カーボン原子に基づく多彩なエレクトロニクスを達成して、信頼性の高い電子装置を実現することができる。
【００５４】
なお、本発明は、第１及び第２の実施形態で例示した各種の電子装置のみならず、グラフェンを用いた電気装置、例えば高周波トランジスタ、集積回路、ダイオード、発光・受光素子等にも適用することができる。
【００５５】
以下、電子装置の諸態様を付記としてまとめて記載する。
【００５６】
（付記１）一原子層以上のグラフェン膜を能動領域とする電子装置であって、
前記グラフェン膜は、一原子以上の炭素原子の欠損からなる複数のアンチドットが分布しており、前記アンチドットの占有する面積密度が大きい第１の領域と、前記第１の領域よりも前記面積密度が小さい第２の領域とを有することを特徴とする電子装置。
【００５７】
（付記２）前記アンチドットは、炭素原子の欠損が連続して連なる形状であることを特徴とする付記１に記載の電子装置。
【００５８】
（付記３）前記グラフェン膜は、前記第２の領域では前記アンチドットが存在しないものであることを特徴とする付記１に記載の電子装置。
【００５９】
（付記４）前記グラフェン膜は、前記第１の領域と前記第２の領域とで、隣り合う前記アンチドット間の距離、前記アンチドットの径、及び前記アンチドットの形状のうち少なくとも１種が相異なることを特徴とする付記１に記載の電子装置。
【００６０】
（付記５）前記第１の領域は、キャリアの走行方向に対して垂直な方向に帯状に形成されていることを特徴とする付記３に記載の電子装置。
【００６１】
（付記６）前記第１の領域と前記第２の領域とが交互に複数形成されていることを特徴とする付記５に記載の電子装置。
【００６２】
（付記７）一組の電極を備えており、
前記グラフェン膜は、前記電極間の部分において、前記第１の領域及び前記第２の領域が形成されていることを特徴とする付記１〜６のいずれか１項に記載の電子装置。
【００６３】
（付記８）一組の電極を有しており、
前記グラフェン膜は、前記電極間の部分に前記第１の領域が形成され、１つの前記電極下の部分に前記第２の領域が形成されていることを特徴とする付記１〜６のいずれか１項に記載の電子装置。
【００６４】
（付記９）エミッタ電極、ベース電極、及びコレクタ電極を備えており、
前記グラフェン膜は、前記エミッタ電極が接続されたエミッタ領域と、前記ベース電極が接続されたベース領域と、前記コレクタ電極が接続されたコレクタ領域とを有し、
前記エミッタ領域及び前記コレクタ領域は、それぞれ前記第１の領域及び前記第２の領域を有することを特徴とする付記１に記載の電子装置。
【００６５】
（付記１０）前記ベース領域の電流方向の長さは、前記ベース領域に離散的な共鳴準位が形成される程度の長さであることを特徴とする付記９に記載の電子装置。
【００６６】
（付記１１）エミッタ電極、ベース電極、及びコレクタ電極を備えており、
前記グラフェン膜は、前記エミッタ電極が接続されたエミッタ領域と、前記ベース電極が接続されたベース領域と、前記コレクタ電極が接続されたコレクタ領域とを有し、
前記エミッタ領域が前記第１の領域とされ、前記ベース領域が前記第２の領域とされており、前記ベース領域が前記エミッタ領域及び前記コレクタ領域と反対導電型とされていることを特徴とする付記１に記載の電子装置。
【００６７】
（付記１２）ゲート電極、ソース電極、及びドレイン電極を備えており、
前記グラフェン膜は、前記ソース電極と前記ゲート電極との間のソース領域と、前記ドレイン電極と前記ゲート電極との間のドレイン領域と、前記ゲート電極下のチャネル領域とを有し、
前記ソース領域及び前記ドレイン領域の少なくとも一方が前記第１の領域とされ、前記チャネル領域が前記第２の領域とされていることを特徴とする付記１に記載の電子装置。
【００６８】
（付記１３）前記チャネル領域の前記第２の領域は、前記アンチドットが存在しないものであることを特徴とする付記１２に記載の電子装置。
【符号の説明】
【００６９】
１ グラフェン膜
２，３ 電極
１ａ 第１の領域
１ｂ 第２の領域
１０，１０ａ アンチドット
１０ｂ，１０ｃ，１０ｄ スリット
１１ エミッタ電極
１１ａ エミッタ領域
１２ ベース電極
１２ａ ベース領域
１３ コレクタ電極
１３ａ コレクタ領域
１４ａ，１４ｂ ゲート電極
２０ シリコン基板
２１ ゲート電極
２１ａ チャネル領域
２２ ソース電極
２２ａ ソース領域
２３ ドレイン電極
２３ａ ドレイン領域
２４ 絶縁膜
２５ ゲート絶縁膜
【技術分野】
【０００１】
本発明は、電子装置に関するものである。
【背景技術】
【０００２】
近時では、シリコンに替わる電子材料としてカーボン、特にグラフェンが提案されている。グラフェンは、そのバンド構造からキャリア（電子、正孔）の移動度が大きく、シリコンに替わる将来の高速情報処理システムの構成要素として期待されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平７−２５０８号公報
【特許文献２】特開平８−２６０１５０号公報
【非特許文献】
【０００４】
【非特許文献１】J. A. Furst, et al., Physical Review, B80, 115117 (2009).
【非特許文献２】X. Liang, et al., Nano Letters, 10, 2454 (2010).
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体材料、特にＧａＡｓを代表とするＩＩＩ−Ｖ族化合物半導体は、異種の材料を組み合わせるヘテロ構造により内部のポテンシャル分布を設計・制御し、いわゆる「バンドギャップ・エンジニアリング」を展開してきた。各種デバイスを構成するために要求される半導体材料の性質は、上記デバイスの各パートで必ずしも同一ではない。例えばバイポーラトランジスタにおいては、キャリアの注入効率を高めるためにエミッタにバンドギャップの大きな材料を用い、ベースにバンドギャップの小さな材料を用いることが望ましく、異種材料が用いられる。また、高電子移動度トランジスタ、量子井戸レーザにおいては電子の閉じ込めのためのポテンシャル形状を異種材料の組み合わせによって実現している。この方法はＳｉ、ＧｅのようなＩＶ族半導体にも波及し、今や多くのデバイスがこの技術を取り入れている。
【０００６】
上記のヘテロ構造デバイスは、更にいくつかの要素部品に分解することができる。ここでは、バンドギャップの大きい材料としてＡｌＧａＡｓ、バンドギャップの小さい材料としてＧａＡｓを用いて例示する。
（１）ＧａＡｓでＡｌＧａＡｓを挟んだＧａＡｓ／ＡｌＧａＡｓ／ＧａＡｓ構造は電子（正孔）に対する（トンネル）障壁として作用する。
（２）更に、障壁を２つ並べたＧａＡｓ／ＡｌＧａＡｓ／ＧａＡｓ／ＡｌＧａＡｓ／ＧａＡｓ構造は、共鳴トンネル障壁として知られており、負性微分抵抗を示す共鳴トンネルダイオードとしての開発が進められている。
（３）逆に、ＡｌＧａＡｓ／ＧａＡｓ／ＡｌＧａＡｓ構造は、電子（正孔）を空間的に閉じ込める量子井戸として作用し、量子井戸レーザとして実用化されている。
（４）ＡｌＧａＡｓ／ＧａＡｓの周期構造は超格子として知られており、負性微分抵抗素子や発振器として利用できることが知られている。
【０００７】
上記したグラフェンは、キャリア速度が大きいという特長を持つが、それ自体はバンドギャップがゼロの半導体であり、そのままトランジスタの材料とすると耐圧の低下、オフ電流の増大を招くという問題がある。そのため、グラフェン膜にバンドギャップを持たせる方法が各種提案されている。
【０００８】
第一の提案として、グラフェン膜の電流に垂直な方向の幅を微細化し、横方向に量子化する、いわゆるグラフェン・ナノリボンがある。第二の提案として、グラフェン膜に原子の欠落した、いわゆるアンチドットを周期的に配置したグラフェン・ナノメッシュ或いはグラフェン・アンチドットと呼ばれる構造がある（例えば、非特許文献１を参照）。
【０００９】
近年、上記のようなグラフェン・ナノメッシュを用いて電界効果型トランジスタを構成することが提案されている（例えば、非特許文献２を参照）。
従来のグラフェン・ナノメッシュでは、多数のアンチドットがデバイス全体に亘って均一に分布するように形成されており、バンドギャップ及びポテンシャルもデバイス全体に亘って一様とされている。
【００１０】
本発明は、上記の課題に鑑みてなされたものであり、カーボンによるバンドギャップ・エンジニアリングを可能とし、カーボン原子に基づく多彩なエレクトロニクスを達成して、信頼性の高い電子装置を実現することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の電子装置は、一原子層以上のグラフェン膜を能動領域とする電子装置であって、前記グラフェン膜は、一原子以上の炭素原子の欠損からなる複数のアンチドットが分布しており、前記アンチドットの占有する面積密度が大きい第１の領域と、前記第１の領域よりも前記面積密度が小さい第２の領域とを有する。
【発明の効果】
【００１２】
本発明によれば、カーボンによるバンドギャップ・エンジニアリングを可能とし、カーボン原子に基づく多彩なエレクトロニクスを達成して、信頼性の高い電子装置を実現することができる。
【図面の簡単な説明】
【００１３】
【図１】グラフェン膜におけるエネルギーギャップのアンチドットの径依存性を示す特性図である。
【図２】グラフェン膜に形成されたアンチドットについて、その原子配置を拡大して示す模式図である。
【図３】第１の実施形態による電子装置の一例について、簡易な構成として示す概略平面図である。
【図４】電流方向に伸びた形状のアンチドットの一例について、簡易な構成として示す概略平面図である。
【図５】図３の電子装置で形成されるエネルギーバンドを示す模式図である。
【図６】グラフェン膜において、量子井戸を構成するためのアンチドットのマクロな配列を示す概略平面図である。
【図７】図６のグラフェン膜におけるエネルギーバンドを示す模式図である。
【図８】第１の実施形態による電子装置の一例として、簡易な装置構成として示す概略平面図である。
【図９】図８の電子装置で形成されるエネルギーバンドを示す模式図である。
【図１０】図８の共鳴トンネル構造においてグラフェンチャネルを電流方向に垂直に切断した一例を示す模式図である。
【図１１】図８の共鳴トンネル構造においてグラフェンチャネルを電流方向に垂直に切断した他の例を示す模式図である。
【図１２】グラフェン膜において、ポテンシャル障壁と量子井戸を交互に配置した超格子構造を示す概略平面図である。
【図１３】超格子構造の作製においてグラフェンチャネルを電流方向に垂直に切断した一例を示す模式図である。
【図１４】第２の実施形態による電子装置の一例として、横型ホットエレクトロントランジスタを示す概略平面図である。
【図１５】第２の実施形態による電子装置の一例として、横型ヘテロ接合バイポーラトランジスタを示す概略平面図である。
【図１６】第２の実施形態による電子装置の一例として、グラフェンＦＥＴを示す概略平面図である。
【図１７】図１６における一点鎖線Ｉ−Ｉに沿った概略断面図である。
【図１８】第２の実施形態による電子装置の一例として、共鳴トンネルトランジスタを示す概略平面図である。
【図１９】共鳴トンネルトランジスタの他の例を示す概略平面図である。
【発明を実施するための形態】
【００１４】
以下、本発明を適用した諸実施形態について、図面を参照しながら詳細に説明する。
【００１５】
（第１の実施形態）
本実施形態では、本発明の基本骨子について説明する。
【００１６】
図１は、グラフェン膜におけるエネルギーギャップのアンチドット（開孔）の径依存性を示す特性図である。
図１では、グラフェン膜において隣り合うアンチドットの間隔は、２．２１ｎｍで一定とした。図１から明らかなように、アンチドットの径が大きい、即ち隣り合うアンチドット間の距離（ブリッジ幅）が小さくなるほどバンドギャップは増加する。
【００１７】
グラフェン膜においてバンドギャップを変調するには、アンチドットの占有する面積密度を調節すれば良い。アンチドットの占有する面積密度が大きい（小さい）ほど、バンドギャップは増加（減少）することになる。具体的には、隣り合うアンチドット間の距離、アンチドットの径、及びアンチドットの形状のうち少なくとも１種を調節すれば良い。本実施形態では、上記のグラフェン膜を能動領域とする電子装置を提示する。
【００１８】
図２は、グラフェン膜に形成されたアンチドットについて、その原子配置を拡大して示す模式図である。
アンチドットの直径は０．９８ｎｍ、ブリッジ幅は０．９８ｎｍであり、このときのバンドギャップは０．６７ｅＶと計算される。ここでは、結合相手のいない炭素原子は水素原子により終端されている。
【００１９】
グラフェン膜の成膜方法としては、基板上に直接的に化学気相成長法等を用いて成長する方法（特許文献１或いは特許文献２を参照）や、絶縁基板上に成長させたＳｉＣ膜を熱処理によりグラフェン化する方法等を用いる。アンチドットの形成としては、例えば収束されたＨｅイオンビームの照射、電子ビームリソグラフィによるパターン形成後に露出したグラフェン膜の部分を酸素雰囲気中でプラズマエッチングする方法等がある。
【００２０】
図３は、本実施形態による電子装置の一例について、簡易な構成として示す概略平面図である。
この電子装置は、単層（一原子層）のグラフェン膜１と、グラフェン膜１上の両端に設けられた一対の電極２，３とを有している。グラフェン膜１では、電極２，３間の領域において、中央部位のＢＣ間が複数のアンチドット１０が形成されてなる第１の領域１ａとされており、第１の領域１ａの両側におけるＡＢ間及びＣＤ間がアンチドットの形成されていない第２の領域１ｂとされている。グラフェン膜１の縦方向寸法は十分に大きいものとする。アンチドット１０の数、径、形状、分布態様は、図３のものに限定されるものではなく、ＡＢ間、ＣＤ間の距離も自由度を持つ。
【００２１】
なお、アンチドットの形状は円に近いとは限らず、また対称的であるとは限らない。図４に電流方向に伸びた形状のアンチドット１０ａの一例を示す。本構造ではブリッジ長が長いためバンドギャップを決めるのはブリッジ幅であり、アンチドット１０ａの端部の形状にはほとんど影響されなくなる。このため、アンチドット１０ａの形状の設計及び製作が容易になるという利点がある。
【００２２】
図５は、図３の電子装置で形成されるエネルギーバンドを示す模式図である。
グラフェン膜１では、第１の領域１ａにおいてポテンシャル障壁が形成される。アンチドット１０の部分は約０．３ｅＶのエネルギー障壁として働く。ＡＢ間及びＣＤ間の第２の領域１ｂでは、バンドギャップの無い通常の単層グラフェンの性質を示し、ＢＣ間の第１の領域１ａでは、０．６７ｅＶのバンドギャップを持つ半導体の性質を示す。グラフェン膜１では、上記のようにバンドギャップの変調が得られる。
【００２３】
図６は、グラフェン膜において、量子井戸を構成するためのアンチドットのマクロな配列を示す概略平面図である。
グラフェン膜１では、ＡＢ間及びＣＤ間が複数のアンチドット１０が形成されてなる第１の領域１ａとされており、ＢＣ間がアンチドットの形成されていない第２の領域１ｂとされている。第１の領域１ａ間の第２の領域１ｂにおいて量子井戸が構成される。グラフェン膜１の縦方向寸法は十分に大きいものとする。アンチドット１０の数、径、形状、分布態様は、図６のものに限定されるものではなく、ＡＢ間、ＣＤ間の距離も自由度を持つ。
【００２４】
図７は、図６のグラフェン膜におけるエネルギーバンドを示す模式図である。
グラフェン膜１では、第１の領域１ａにおいてポテンシャル障壁が形成される。アンチドット１０の部分は約０．３ｅＶのエネルギー障壁として働く。ＢＣ間の第２の領域１ｂでは、バンドギャップの無い通常の単層グラフェンの性質を示し、ＡＢ間及びＣＤ間の第１の領域１ａでは、０．６７ｅＶのバンドギャップを持つ半導体の性質を示す。グラフェン膜１では、上記のようにバンドギャップの変調が得られる。
【００２５】
図８は、本実施形態による電子装置の一例として、簡易な装置構成として示す概略平面図である。
この電子装置は、共鳴トンネル障壁を構成する単層（一原子層）のグラフェン膜１と、グラフェン膜１上の両端に設けられた一対の電極２，３とを有している。グラフェン膜１では、電極２，３間の領域において、ＢＣ間及びＤＦ間が複数のアンチドット１０が形成されてなる第１の領域１ａとされており、各第１の領域１ａの両側におけるＡＢ間、ＣＤ間、及びＥＦ間がアンチドットの形成されていない第２の領域１ｂとされている。
図のＣＤ間が十分短ければ、ＣＤ間のグラフェン部分にキャリアの閉じ込めに起因した共鳴準位が生じ、擬似的なバンドギャップが形成される。このとき、このＣＤ間の距離は２０ｎｍ以下、典型的には１０ｎｍ以下になる。この距離は共鳴準位を制御するうえで重要となる。
【００２６】
図９は、図８の電子装置で形成されるエネルギーバンドを示す模式図である。
グラフェン膜１では、複数（ここでは２つ）の第１の領域１ａにおいて共鳴トンネル障壁が形成される。アンチドット１０の部分は約０．３ｅＶのエネルギー障壁として働く。ＡＢ間、ＣＤ間、及びＦＧ間の第２の領域１ｂでは、バンドギャップの無い通常の単層グラフェンの性質を示し、ＢＣ間及びＤＦ間の第１の領域１ａでは、０．６７ｅＶのバンドギャップを持つ半導体の性質を示す。グラフェン膜１では、上記のようにバンドギャップの変調が得られる。
【００２７】
図１０は、図８の共鳴トンネル構造においてグラフェンチャネルを電流方向に垂直に切断した一例を示す模式図である。スリット１０ｂは、炭素原子の欠損が連続して連なる形状、換言すれば、アンチドットの形状を縦に伸ばした極限と見なすことができる。このときのスリット１０ｂの（電流方向の）幅は十分に小さく、原子数にして１０個以下が望ましい。このようにスリット１０ｂが十分に細ければキャリアは対向したグラフェン間をトンネル効果で移動することが可能であり、このときの障壁高さはグラフェンのフェルミ準位と真空準位の差によって決まる。
【００２８】
本構造のスリット部の製作手順は、例えば単層のグラフェンシートに対し収束されたイオンビーム（Ｈｅ、Ａｒ，Ｘｅイオンビームなど）を２回スキャンしてスリット部分の炭素原子を除去すれば良く、図８のように形状が制御されたアンチドットを複数個配置する構造と比して格段に短時間かつ低コストで作製することが可能である。
【００２９】
更に、上記のスリット１０ｂは、一列のアンチドット、或いは図１１に示すように、ある長さのスリット１０ｃが長さ方向に連なったものでも良い。これは、図１０のスリット１０ｂによる障壁が高過ぎるとき、障壁高さ調節に有効な方法である。このような構造も、収束されたイオンビームのスキャンにより容易に作製することが可能である。
【００３０】
図１２は、グラフェン膜において、ポテンシャル障壁と量子井戸を交互に配置した超格子構造を示す概略平面図である。
グラフェン膜１では、第１の領域１ａがアンチドットの形成されてなる帯状領域とされており、第２の領域１ｂがアンチドットの形成されていない帯状領域とされている。第１の領域１ａのポテンシャル障壁と、第２の領域１ｂの量子井戸とが交互に配されて超格子構造が構成される。グラフェン膜１の縦方向寸法は十分に大きいものとする。なお、図１２では、第１の領域１ａのアンチドットの図示を省略する。
【００３１】
図１３は、超格子構造の作製においてグラフェンチャネルを電流方向に垂直に切断した一例を示す模式図であり、アンチドットの形状を縦に伸ばした極限に相当する。このときのスリット１０ｄの幅は十分に小さく、原子数にして１０個以下が望ましい。本構造の製作手順は図１０の説明と同様であり、超格子構造を短時間且つ低コストで作製することが可能である。
【００３２】
ここで、図１２の超格子構造の比較例として、いわゆるグラフェン・ナノリボン構造について説明する。
グラフェン・ナノリボン構造において、バンドギャップの変調を得るには、グラフェン膜に、幅広の部分と、これに対して幅狭の部分とを交互に形成することになる。このように、グラフェン膜に幅の大きく異なる部分を形成するため、一方の電極から入射する電子はその殆どが幅狭の部分（リボン部分）との境界で反射され、他方の電極に到達することが困難であり、十分な電流量を供給することができない。このように、グラフェン・ナノリボン構造でバンドギャップの変調構造を構成することは非現実的である。
【００３３】
以上説明したように、本実施形態によれば、グラフェン膜１において、所期のバンドギャップ・エンジニアリングを可能とし、カーボン原子に基づく多彩なエレクトロニクスを達成することができる。
【００３４】
（第２の実施形態）
本実施形態では、第１の実施形態で説明した基本骨子を踏まえ、本発明を適用した具体的な電子装置の構成について説明する。
【００３５】
図１４は、本実施形態による電子装置の一例として、横型ホットエレクトロントランジスタを示す概略平面図である。
この横型ホットエレクトロントランジスタは、グラフェン膜１と、グラフェン膜１上の両端と、グラフェン膜１の中央部位から引き出された一端とに設けられた一組の電極であるエミッタ電極１１、コレクタ電極１３、及びベース電極１２を有している。グラフェン膜１において、エミッタ電極１１が接続されている部位をエミッタ領域１１ａ、ベース電極１２が接続されている部位をベース領域１２ａ、コレクタ電極１３が接続されている部位をコレクタ領域１３ａとする。エミッタ領域１１ａは、複数のアンチドットが形成されてなる第１の領域１ａと、第１の領域１ａの片側に隣接するアンチドットの形成されていない第２の領域１ｂとからなる。同様に、コレクタ領域１３ａは、複数のアンチドットが形成されてなる第１の領域１ａと、第１の領域１ａの片側に隣接するアンチドットの形成されていない第２の領域１ｂとからなる。ベース領域１２ａは、アンチドットの形成されていない第２の領域とされている。エミッタ領域１１ａの第１の領域１ａと、コレクタ領域１３ａの第１の領域１ａとが、ベース領域１２ａの両側に形成されている。各第１の領域１ａは、その長手方向がキャリアの走行方向に対して非平行な方向、ここでは垂直な方向とされている。エミッタ領域１１ａの第１の領域１ａがエミッタ障壁として、コレクタ領域１３ａの第１の領域１ａがコレクタ障壁として機能する。なお、図１４では、第１の領域１ａのアンチドットの図示を省略する。
【００３６】
グラフェン膜１は、Ｃｕ，Ｃｏ，Ｎｉ，Ｆｅ等の触媒金属を下地に形成し、例えば熱ＣＶＤ法により、以下のように成膜する。
原料ガスとしては、エチレン（Ｃ2Ｈ4）、Ｈ2、Ａｒの混合ガスを用いる。Ｃ2Ｈ4ガスの流量を０．６５ｓｃｃｍ程度、Ｈ2ガスの流量を１００ｓｃｃｍ程度、Ａｒガスの流量を１０００ｓｃｃｍ程度とする。全圧を１ｋＰａ程度とした場合に、Ｃ2Ｈ4ガスの分圧を０．０５Ｐａ〜１０Ｐａ程度、より好ましくは０．０８Ｐａ〜２Ｐａ程度、ここでは０．６Ｐａ程度とする。ここで、Ｃ2Ｈ4ガスの分圧を０．０５Ｐａよりも小さくすると、グラフェンの成長が不足する懸念がある。Ｃ2Ｈ4ガスの分圧を１０Ｐａよりも大きくすると、グラフェンが成長過多となってグラフェンのグレインサイズが小さくなる懸念がある。Ｃ2Ｈ4ガスの分圧を０．０５Ｐａ〜１０Ｐａ程度の範囲内に設定することにより、所望の大きなグレインサイズ（２μｍ〜３μｍ程度、或いはそれ以上）のグラフェンが形成可能となる。成長温度（合成室内の環境温度）は、８００℃〜１０５０℃の温度範囲内の値、ここでは８６０℃程度に設定する。
【００３７】
上記の成長条件で、４分間程度、グラフェンを堆積する。なお、好適な合成時間は、Ｃ2Ｈ4ガスの分圧によって変化し、一般的に分圧が低いほど長い合成時間が必要になる。通常、１分間〜１２０分間の範囲となる。例えば、Ｃ2Ｈ4ガスの分圧が０．０８Ｐａのときには、６０分間程度の合成時間で良質なグラフェンが得られることが判っている。以上により、単層のグラフェン膜１が形成される。グラフェン膜１は、そのグレインサイズが十分大きく、ほぼ単結晶且つ単層（単原子層）として形成される。ここで、成長条件を適宜制御する（例えば成長時間を長く設定する等）ことにより、２層乃至３層、或いはそれ以上の層数にグラフェン膜１を形成することもできる。
グラフェン膜１は、リソグラフィー及びドライエッチングにより、所期の形状に加工される。
【００３８】
グラフェン膜１にアンチドットを形成するには、例えば収束されたＨｅ、Ａｒ、Ｘｅといったイオンビームの照射、電子ビームリソグラフィによるパターン形成後に露出したグラフェン膜の部分を酸素雰囲気中でプラズマエッチングする方法等を用いる。
【００３９】
エミッタ電極１１、ベース電極１２、及びコレクタ電極１３は、例えばＴｉ（５ｎｍ）／Ａｕ（１００ｎｍ）を真空蒸着法等により堆積し、リフトオフにより所定の電極形状に形成する。
エミッタ領域１１ａ、ベース領域１２ａ、及びコレクタ領域１３ａの各第２の領域１ｂの部分において、若干のバンドギャップを持つアンチドット構造を適用しても良い。上記の例ではベース電極１２はオーミックコンタクトを用いているが、ベース領域１２ａ上に所定の絶縁膜を介して金属電極を設ける、絶縁ゲート型ホットエレクトロントランジスタ構造とすることも考えられる。その際には、グラフェン膜１のベース領域１２ａ上に例えば原子層堆積法（ＡＬＤ法）により絶縁膜として例えばＡｌ2Ｏ3を堆積した後、Ａｌ2Ｏ3上に例えばＴｉ（５ｎｍ）／Ａｕ（１００ｎｍ）からなる金属電極を通常のリソグラフィー、真空蒸着、リフトオフにより形成すれば良い。
【００４０】
図１５は、本実施形態による電子装置の一例として、横型ヘテロ接合バイポーラトランジスタを示す概略平面図である。
この横型ヘテロ接合バイポーラトランジスタは、グラフェン膜１と、グラフェン膜１上の両端と、グラフェン膜１の中央部位から引き出された一端とに設けられた一組の電極であるエミッタ電極１１、コレクタ電極１３、及びベース電極１２を有している。グラフェン膜１において、エミッタ電極１１が接続されている部位をエミッタ領域１１ａ、ベース電極１２が接続されている部位をベース領域１２ａ、コレクタ電極１３が接続されている部位をコレクタ領域１３ａとする。エミッタ領域１１ａ、ベース領域１２ａ、及びコレクタ領域１３ａは全て、複数のアンチドットが形成されてなる第１の領域とされる。なお、図１５では、エミッタ領域１１ａ、ベース領域１２ａ、及びコレクタ領域１３ａのアンチドットの図示を省略する。エミッタ領域１１ａ及びベース領域１２ａでは、前者が後者よりもバンドギャップが大きくなるように、前者が後者よりもアンチドットの占有する面積密度が大きく調節されている。これにより、ワイドギャップエミッタとなり、注入効率が向上する。例えば、ベース領域１２ａでは、アンチドットが例えば図２のように直径及びブリッジ幅が共に０．９８ｎｍとされており、バンドギャップは０．６７ｅＶと計算される。一方、エミッタ領域１１ａでは、アンチドットが直径１．２３ｎｍ、ブリッジ幅０．７４ｎｍとされており、バンドギャップは１．１１ｅＶと計算される。
【００４１】
グラフェン膜１の成膜及びパターニング、アンチドットの形成、エミッタ電極１１、コレクタ電極１３、及びベース電極１２の形成については、図１４の場合と同様である。
【００４２】
各領域の導電型は、エミッタ領域１１ａ及びコレクタ領域１３ａがｎ型、ベース領域１２ａがｐ型とされる。グラフェン膜１でこのような導電型を得るには、エミッタ領域１１ａ及びコレクタ領域１３ａにはｎ型の不純物、例えばＫ（カリウム）原子を吸着させ、ベース領域１２ａにはｐ型の不純物、例えばＯ（酸素）原子をドープすれば良い。
【００４３】
上記の例では、ベース電極１２はオーミックコンタクトを用いているが、ベース領域１２ａ上に所定の絶縁膜を介して金属電極を設ける、絶縁ゲート型ヘテロ接合バイポーラトランジスタ構造とすることも考えられる。その際には、グラフェン膜１のベース領域１２ａ上に例えば原子層堆積法（ＡＬＤ法）により絶縁膜として例えばＡｌ2Ｏ3を堆積した後、Ａｌ2Ｏ3上に例えばＴｉ（５ｎｍ）／Ａｕ（１００ｎｍ）からなる金属電極を通常のリソグラフィー、真空蒸着、リフトオフにより形成すれば良い。
【００４４】
図１６は、本実施形態による電子装置の一例として、グラフェンＦＥＴを示す概略平面図である。図１７は、図１６における一点鎖線Ｉ−Ｉに沿った概略断面図である。
このグラフェンＦＥＴでは、シリコン基板２０上にＡｌ2Ｏ3等の絶縁膜２４を介してグラフェン膜１が形成される。グラフェン膜１上には、シリコン酸化膜等のゲート絶縁膜２５を介したゲート電極２１と、グラフェン膜１上でゲート電極２１の両側に形成されたソース電極２２及びドレイン電極２３とが形成される。グラフェン膜１において、ゲート電極２１下の部位がチャネル領域２１ａとなり、ゲート電極２１とソース電極２２との間の部位をソース領域２２ａ、ゲート電極２１とドレイン電極２３との間の部位をドレイン領域２３ａとする。ソース領域２２ａ及びドレイン領域２３ａは、複数のアンチドット１０が形成されてなる第１の領域とされている。チャネル領域２１ａは、アンチドットの形成されていない第２の領域とされている。図１６では、ソース領域２２ａ及びドレイン領域２３ａのアンチドットの図示を省略する。なお、チャネル領域にもアンチドットを形成することもできるが、この場合には、ソース領域２２ａ及びドレイン領域２３ａに比して電子の有効質量が小さくなるように設計することが望ましい。
【００４５】
グラフェン膜１の成膜及びパターニング、アンチドットの形成については、図１４の場合と同様である。
ソース電極２２、及びドレイン電極２３は、例えばＴｉ（５ｎｍ）／Ａｕ（１００ｎｍ）を真空蒸着法等により堆積し、リソグラフィー、リフトオフにより所定の電極形状に形成する。
同様に、ゲート電極２１は、ＡＬＤ法等によりＡｌ2Ｏ3を堆積してゲート絶縁膜２５を形成した後、Ａｌ2Ｏ3上に例えばＴｉ（５ｎｍ）／Ａｕ（１００ｎｍ）からなる金属電極を通常のリソグラフィー、真空蒸着、リフトオフにより形成すれば良い。
【００４６】
従来のグラフェンＦＥＴでは、バンドギャップを持たないため、ソース電極からドレイン電極ヘのトンネル効果によりリーク電流が流れ、オフ電流の増大、ドレインコンダクタンスの増大といった問題があった。一方、従来のナノリボンＦＥＴ、ナノメッシュＦＥＴではこれらの改善は認められるものの、電子の有効質量の増大、移動度の低下により性能低下するというトレードオフがあった。
【００４７】
本実施形態によるグラフェンＦＥＴでは、ソース領域２２ａ及びドレイン領域２３ａの双方或いはいずれか一方（図１６、図１７では双方を例示する）にアンチドットを形成してバンドギャップを調節する。これにより、所期の高耐圧を保持することができる。それと共に、ゲート電極２１下のチャネル領域２１ａには、アンチドットのないグラフェンを用いることにより、所期の高移動度を保持することができる。
なお、ソース・ゲート間あるいはゲート・ドレイン間のアンチドット配列は一様に限定されるものでは無く、例えば寄生抵抗の低減のため、ソース電極近傍ではアンチドット数を少なくするあるいは無くすなど、必要に応じて決めることができる。
【００４８】
図１８は、本実施形態による電子装置の一例として、共鳴トンネルトランジスタを示す概略平面図である。
この共鳴トンネルトランジスタは、グラフェン膜１と、グラフェン膜１上の両端と、グラフェン膜１の中央部位から引き出された一端とに設けられた一組の電極であるエミッタ電極１１、コレクタ電極１３、及びベース電極１２を有している。グラフェン膜１において、エミッタ電極１１が接続されている部位をエミッタ領域１１ａ、ベース電極１２が接続されている部位をベース領域１２ａ、コレクタ電極１３が接続されている部位をコレクタ領域１３ａとする。エミッタ領域１１ａとベース領域１２ａ、及びベース領域１２ａとコレクタ領域１３ａの間には複数のアンチドット或いはスリットが形成されてなる第２の領域が配置されている。ベース領域の長さは共鳴準位を決定するパラメータであり、例えば１０ｎｍと設定される。
【００４９】
この共鳴トンネルトランジスタにおいては、ＣＤ間のグラフェンのポテンシャルをベース電極１２によって制御することができ、共鳴トンネルトランジスタとして動作させることができる。また、共鳴トンネルトランジスタは、上記の横型ホットエレクトロントランジスタにおいてベース領域の長さを、離散的な共鳴準位が形成される程度に縮小したものとみなすこともできる。
【００５０】
上記の例ではベース電極１２はオーミックコンタクトを用いているが、ベース領域１２ａ上に所定の絶縁膜を介して金属電極を設ける、絶縁ゲート型共鳴トンネルトランジスタ構造とすることも考えられる。その際には、グラフェン膜１のベース領域１２ａ上に例えば原子層堆積法（ＡＬＤ法）により絶縁膜として例えばＡｌ2Ｏ3を堆積した後、Ａｌ2Ｏ3上に例えばＴｉ（５ｎｍ）／Ａｕ（１００ｎｍ）からなる金属電極を通常のリソグラフィー、真空蒸着、リフトオフにより形成すれば良い。
【００５１】
また、図１９のように、ＡＢ間のＢに近い部分にゲート電極１４ａ、ＤＥ間のＤに近い部分にゲート電極１４ｂを設け、ＣＤ部前後のポテンシャルを制御する構造でも良い。これは、ＣＤ間が短くその上にゲートの作製が実質的に困難なときに、特に有効な方法である。
【００５２】
グラフェン膜１の成膜及びパターニング、アンチドットの形成、エミッタ電極１１、コレクタ電極１３、及びベース電極１２の形成については、図１４の場合と同様である。
各領域の導電型は、エミッタ領域１１ａ、コレクタ領域１３ａ及びベース領域１２ａで同一の導電型にするユニポーラ型と、ベース領域１２ａの導電型を反転させたバイポーラ型があり、トランジスタに要求されるしきい値電圧、増幅率等により適宜選択することができる。
【００５３】
以上説明したように、本実施形態によれば、カーボンによるバンドギャップ・エンジニアリングを可能とし、カーボン原子に基づく多彩なエレクトロニクスを達成して、信頼性の高い電子装置を実現することができる。
【００５４】
なお、本発明は、第１及び第２の実施形態で例示した各種の電子装置のみならず、グラフェンを用いた電気装置、例えば高周波トランジスタ、集積回路、ダイオード、発光・受光素子等にも適用することができる。
【００５５】
以下、電子装置の諸態様を付記としてまとめて記載する。
【００５６】
（付記１）一原子層以上のグラフェン膜を能動領域とする電子装置であって、
前記グラフェン膜は、一原子以上の炭素原子の欠損からなる複数のアンチドットが分布しており、前記アンチドットの占有する面積密度が大きい第１の領域と、前記第１の領域よりも前記面積密度が小さい第２の領域とを有することを特徴とする電子装置。
【００５７】
（付記２）前記アンチドットは、炭素原子の欠損が連続して連なる形状であることを特徴とする付記１に記載の電子装置。
【００５８】
（付記３）前記グラフェン膜は、前記第２の領域では前記アンチドットが存在しないものであることを特徴とする付記１に記載の電子装置。
【００５９】
（付記４）前記グラフェン膜は、前記第１の領域と前記第２の領域とで、隣り合う前記アンチドット間の距離、前記アンチドットの径、及び前記アンチドットの形状のうち少なくとも１種が相異なることを特徴とする付記１に記載の電子装置。
【００６０】
（付記５）前記第１の領域は、キャリアの走行方向に対して垂直な方向に帯状に形成されていることを特徴とする付記３に記載の電子装置。
【００６１】
（付記６）前記第１の領域と前記第２の領域とが交互に複数形成されていることを特徴とする付記５に記載の電子装置。
【００６２】
（付記７）一組の電極を備えており、
前記グラフェン膜は、前記電極間の部分において、前記第１の領域及び前記第２の領域が形成されていることを特徴とする付記１〜６のいずれか１項に記載の電子装置。
【００６３】
（付記８）一組の電極を有しており、
前記グラフェン膜は、前記電極間の部分に前記第１の領域が形成され、１つの前記電極下の部分に前記第２の領域が形成されていることを特徴とする付記１〜６のいずれか１項に記載の電子装置。
【００６４】
（付記９）エミッタ電極、ベース電極、及びコレクタ電極を備えており、
前記グラフェン膜は、前記エミッタ電極が接続されたエミッタ領域と、前記ベース電極が接続されたベース領域と、前記コレクタ電極が接続されたコレクタ領域とを有し、
前記エミッタ領域及び前記コレクタ領域は、それぞれ前記第１の領域及び前記第２の領域を有することを特徴とする付記１に記載の電子装置。
【００６５】
（付記１０）前記ベース領域の電流方向の長さは、前記ベース領域に離散的な共鳴準位が形成される程度の長さであることを特徴とする付記９に記載の電子装置。
【００６６】
（付記１１）エミッタ電極、ベース電極、及びコレクタ電極を備えており、
前記グラフェン膜は、前記エミッタ電極が接続されたエミッタ領域と、前記ベース電極が接続されたベース領域と、前記コレクタ電極が接続されたコレクタ領域とを有し、
前記エミッタ領域が前記第１の領域とされ、前記ベース領域が前記第２の領域とされており、前記ベース領域が前記エミッタ領域及び前記コレクタ領域と反対導電型とされていることを特徴とする付記１に記載の電子装置。
【００６７】
（付記１２）ゲート電極、ソース電極、及びドレイン電極を備えており、
前記グラフェン膜は、前記ソース電極と前記ゲート電極との間のソース領域と、前記ドレイン電極と前記ゲート電極との間のドレイン領域と、前記ゲート電極下のチャネル領域とを有し、
前記ソース領域及び前記ドレイン領域の少なくとも一方が前記第１の領域とされ、前記チャネル領域が前記第２の領域とされていることを特徴とする付記１に記載の電子装置。
【００６８】
（付記１３）前記チャネル領域の前記第２の領域は、前記アンチドットが存在しないものであることを特徴とする付記１２に記載の電子装置。
【符号の説明】
【００６９】
１ グラフェン膜
２，３ 電極
１ａ 第１の領域
１ｂ 第２の領域
１０，１０ａ アンチドット
１０ｂ，１０ｃ，１０ｄ スリット
１１ エミッタ電極
１１ａ エミッタ領域
１２ ベース電極
１２ａ ベース領域
１３ コレクタ電極
１３ａ コレクタ領域
１４ａ，１４ｂ ゲート電極
２０ シリコン基板
２１ ゲート電極
２１ａ チャネル領域
２２ ソース電極
２２ａ ソース領域
２３ ドレイン電極
２３ａ ドレイン領域
２４ 絶縁膜
２５ ゲート絶縁膜
【特許請求の範囲】
【請求項１】
一原子層以上のグラフェン膜を能動領域とする電子装置であって、
前記グラフェン膜は、一原子以上の炭素原子の欠損からなる複数のアンチドットが分布しており、前記アンチドットの占有する面積密度が大きい第１の領域と、前記第１の領域よりも前記面積密度が小さい第２の領域とを有することを特徴とする電子装置。
【請求項２】
前記アンチドットは、炭素原子の欠損が連続して連なる形状であることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記グラフェン膜は、前記第２の領域では前記アンチドットが存在しないものであることを特徴とする請求項１に記載の電子装置。
【請求項４】
前記グラフェン膜は、前記第１の領域と前記第２の領域とで、隣り合う前記アンチドット間の距離、前記アンチドットの径、及び前記アンチドットの形状のうち少なくとも１種が相異なることを特徴とする請求項１に記載の電子装置。
【請求項５】
前記第１の領域は、キャリアの走行方向に対して非平行な方向に帯状に形成されていることを特徴とする請求項３に記載の電子装置。
【請求項６】
前記第１の領域と前記第２の領域とが交互に複数形成されていることを特徴とする請求項５に記載の電子装置。
【請求項７】
一組の電極を備えており、
前記グラフェン膜は、前記電極間の部分において、前記第１の領域及び前記第２の領域が形成されていることを特徴とする請求項１〜６のいずれか１項に記載の電子装置。
【請求項８】
一組の電極を有しており、
前記グラフェン膜は、前記電極間の部分に前記第１の領域が形成され、１つの前記電極下の部分に前記第２の領域が形成されていることを特徴とする請求項１〜６のいずれか１項に記載の電子装置。
【請求項９】
エミッタ電極、ベース電極、及びコレクタ電極を備えており、
前記グラフェン膜は、前記エミッタ電極が接続されたエミッタ領域と、前記ベース電極が接続されたベース領域と、前記コレクタ電極が接続されたコレクタ領域とを有し、
前記エミッタ領域及び前記コレクタ領域は、それぞれ前記第１の領域及び前記第２の領域を有することを特徴とする請求項１に記載の電子装置。
【請求項１０】
前記ベース領域の電流方向の長さは、前記ベース領域に離散的な共鳴準位が形成される程度の長さであることを特徴とする請求項９に記載の電子装置。
【請求項１１】
エミッタ電極、ベース電極、及びコレクタ電極を備えており、
前記グラフェン膜は、前記エミッタ電極が接続されたエミッタ領域と、前記ベース電極が接続されたベース領域と、前記コレクタ電極が接続されたコレクタ領域とを有し、
前記エミッタ領域が前記第１の領域とされ、前記ベース領域が前記第２の領域とされており、前記ベース領域が前記エミッタ領域及び前記コレクタ領域と反対導電型とされていることを特徴とする請求項１に記載の電子装置。
【請求項１２】
ゲート電極、ソース電極、及びドレイン電極を備えており、
前記グラフェン膜は、前記ソース電極と前記ゲート電極との間のソース領域と、前記ドレイン電極と前記ゲート電極との間のドレイン領域と、前記ゲート電極下のチャネル領域とを有し、
前記ソース領域及び前記ドレイン領域の少なくとも一方が前記第１の領域とされ、前記チャネル領域が前記第２の領域とされていることを特徴とする請求項１に記載の電子装置。
【請求項１３】
前記チャネル領域の前記第２の領域は、前記アンチドットが存在しないものであることを特徴とする請求項１２に記載の電子装置。
【請求項１】
一原子層以上のグラフェン膜を能動領域とする電子装置であって、
前記グラフェン膜は、一原子以上の炭素原子の欠損からなる複数のアンチドットが分布しており、前記アンチドットの占有する面積密度が大きい第１の領域と、前記第１の領域よりも前記面積密度が小さい第２の領域とを有することを特徴とする電子装置。
【請求項２】
前記アンチドットは、炭素原子の欠損が連続して連なる形状であることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記グラフェン膜は、前記第２の領域では前記アンチドットが存在しないものであることを特徴とする請求項１に記載の電子装置。
【請求項４】
前記グラフェン膜は、前記第１の領域と前記第２の領域とで、隣り合う前記アンチドット間の距離、前記アンチドットの径、及び前記アンチドットの形状のうち少なくとも１種が相異なることを特徴とする請求項１に記載の電子装置。
【請求項５】
前記第１の領域は、キャリアの走行方向に対して非平行な方向に帯状に形成されていることを特徴とする請求項３に記載の電子装置。
【請求項６】
前記第１の領域と前記第２の領域とが交互に複数形成されていることを特徴とする請求項５に記載の電子装置。
【請求項７】
一組の電極を備えており、
前記グラフェン膜は、前記電極間の部分において、前記第１の領域及び前記第２の領域が形成されていることを特徴とする請求項１〜６のいずれか１項に記載の電子装置。
【請求項８】
一組の電極を有しており、
前記グラフェン膜は、前記電極間の部分に前記第１の領域が形成され、１つの前記電極下の部分に前記第２の領域が形成されていることを特徴とする請求項１〜６のいずれか１項に記載の電子装置。
【請求項９】
エミッタ電極、ベース電極、及びコレクタ電極を備えており、
前記グラフェン膜は、前記エミッタ電極が接続されたエミッタ領域と、前記ベース電極が接続されたベース領域と、前記コレクタ電極が接続されたコレクタ領域とを有し、
前記エミッタ領域及び前記コレクタ領域は、それぞれ前記第１の領域及び前記第２の領域を有することを特徴とする請求項１に記載の電子装置。
【請求項１０】
前記ベース領域の電流方向の長さは、前記ベース領域に離散的な共鳴準位が形成される程度の長さであることを特徴とする請求項９に記載の電子装置。
【請求項１１】
エミッタ電極、ベース電極、及びコレクタ電極を備えており、
前記グラフェン膜は、前記エミッタ電極が接続されたエミッタ領域と、前記ベース電極が接続されたベース領域と、前記コレクタ電極が接続されたコレクタ領域とを有し、
前記エミッタ領域が前記第１の領域とされ、前記ベース領域が前記第２の領域とされており、前記ベース領域が前記エミッタ領域及び前記コレクタ領域と反対導電型とされていることを特徴とする請求項１に記載の電子装置。
【請求項１２】
ゲート電極、ソース電極、及びドレイン電極を備えており、
前記グラフェン膜は、前記ソース電極と前記ゲート電極との間のソース領域と、前記ドレイン電極と前記ゲート電極との間のドレイン領域と、前記ゲート電極下のチャネル領域とを有し、
前記ソース領域及び前記ドレイン領域の少なくとも一方が前記第１の領域とされ、前記チャネル領域が前記第２の領域とされていることを特徴とする請求項１に記載の電子装置。
【請求項１３】
前記チャネル領域の前記第２の領域は、前記アンチドットが存在しないものであることを特徴とする請求項１２に記載の電子装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１３−４６０２８（Ｐ２０１３−４６０２８Ａ）
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願番号】特願２０１１−１８４９７７（Ｐ２０１１−１８４９７７）
【出願日】平成２３年８月２６日（２０１１．８．２６）
【出願人】（３０１０２１５３３）独立行政法人産業技術総合研究所 (6,529)
【Ｆターム（参考）】
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願日】平成２３年８月２６日（２０１１．８．２６）
【出願人】（３０１０２１５３３）独立行政法人産業技術総合研究所 (6,529)
【Ｆターム（参考）】
[ Back to top ]