【課題】電子装置およびその製造方法において、半田ボール側の配線層に用いる樹脂が限定されず、それにより電子装置の低コスト化を図る手段を提供する。
【解決手段】電子装置１において、配線層１０は、ビアプラグ１２，絶縁樹脂１４および配線導体１６を有しており、配線層１０の下面上には、配線層２０が形成されている。配線層２０は、ビアプラグ２２および絶縁樹脂２４を備えている。配線層２０は、平面視での面積が配線層１０よりも大きく、配線層１０より外側まで延在している。絶縁樹脂１４の熱分解温度は、絶縁樹脂２４の熱分解温度より高くなっている。 （もっと読む）

【課題】多層基板の部品実装密度の向上が図れるとともに、多層基板に対する部品の固定にリフローを用いても問題が生じないインダクタ回路を得ること。
【解決手段】多層基板１００の内層にインダクタ素子１１及び１２を対向配置し、インダクタ素子１１の一端をビアホール１３ａにて導体パターン１４−１に接続し、他端をビアホール１３ｂにて配線パターン１４−２に接続する。他方のインダクタ素子１２も同様にその一端をビアホール１５ａにて配線パターン１６−１に接続し、他端をビアホール１５ｂにて導体パターン１６−２に接続する。さらに、一方のインダクタ素子１１と他方のインダクタ素子１２との対向領域をキャビティ２１にて空気層として、空気層を介したＭ結合構成とする。 （もっと読む）

【課題】多層プリント配線板においてバイアホールやスルーホールの位置ズレによる不良を低減することができる多層プリント配線板の製造方法を提供する。
【解決手段】絶縁層と導体層とが交互に積層された、少なくとも３層以上の導体層を有する多層プリント配線板１の製造方法において、両面が導体１２とされた最も外側に配される積層基材に対してその内層側に存する導体１２に内層パターン１３を形成する際、この積層基材の外層側に存する導体１２の一つ又は複数の所定箇所に指標１７を設定する。その後、この積層基材の内層側に順次所定の層を形成して多層積層を完了させ、次いで、この指標１７に基づいてバイアホール及び／又はスルーホールを形成する。 （もっと読む）

【課題】半導体チップを内蔵するプリント配線基板の配線パターンを高密度化させる。
【解決手段】第一の絶縁層上に、素子内蔵中心層基板と、前記素子内蔵中心層基板に形成された空隙に収納されたチップデバイスを有し、前記素子内蔵中心層基板の表面に電極パターンを有し、前記素子内蔵中心層基板は前記電極パターンに電気接続して形成された素子を有し、前記第一の絶縁層には前記チップデバイスと接続する位置に、導電性樹脂組成物を充填したビアホールから成る導電部を有し、前記素子内蔵中心層基板と前記チップデバイス上に第二の絶縁層を有し、前記電極パターン上に前記電極パターンより小さい面積のビアホールを有し、前記ビアホールが前記第二の絶縁層表面の配線パターンと電気接続されているプリント配線基板を製造する。 （もっと読む）

【課題】従来の電子装置およびその製造方法においては、半田ボール側の配線層に用いる樹脂が限定され、それにより電子装置の低コスト化が妨げられている。
【解決手段】電子装置１は、配線層１０（第１の配線層）、および配線層２０（第２の配線層）を備えている。配線層１０の下面上には、配線層２０が形成されている。配線層１０は、ビアプラグ１２（第１の導電プラグ）を有している。ビアプラグ１２の配線層２０側の端面の面積は、その反対側の端面の面積よりも小さい。また、ビアプラグ１２は、配線層１０の配線層２０側の面に露出している。配線層１０を構成する絶縁樹脂１４の熱分解温度は、配線層２０を構成する絶縁樹脂２４の熱分解温度よりも高い。 （もっと読む）

【課題】所望の静電容量が得られるキャパシタを薄膜プロセスによって安定して形成できるキャパシタの製造方法を提供する。
【解決手段】外面に金属層１２ａが形成された基板１０を用意する工程と、誘電体パターン層１４が配置される領域に開口部２０ｘが設けられた絶縁層２０を金属層１２ａの上に形成する工程と、絶縁層２０の開口部内２０ｘに誘電体を埋め込むことにより、誘電体パターン層１４を形成する工程と、誘電体パターン層１４の上に上部電極１６を形成すると共に、絶縁層２０を除去する工程と、金属層１２ａをパターニングすることにより、誘電体パターン層１４の下に下部電極１２を形成する工程とを含む。 （もっと読む）

【課題】ボイド及び気泡等が存在せず且つ高度に平坦な肉厚配線回路を備えたプリント配線板を製造することを目的とする。
【解決手段】肉厚配線回路を備えたプリント配線板の少なくとも回路間凹部に硬化性絶縁材が塗布（充填）、硬化されるプリント配線板の製造方法において、硬化性絶縁材の塗布（充填）が減圧下にて行われることを特徴とするプリント配線板の製造方法を提供する。 （もっと読む）

【課題】フリップチップ実装された高周波チップの回路要素の特性、特にインダクタのＱを低下させずに薄く形成することができる高周波チップ搭載用多層配線板および高周波回路モジュールを提供する。
【解決手段】
本発明の高周波回路モジュール１は高周波チップ２を高周波チップ搭載用多層配線板３にフリップチップ実装させてなる。この高周波チップ搭載用多層配線板３は、表面層４の下方に中間層５を積層させ、中間層５のグランド層６に第１のグランド面６ａが形成される。第１のグランド面６ａは回路要素（特にインダクタ）２ａと対向する位置に開口部６ｂを有している。また、中間層５の下方には下層８が積層され、下層８において開口部６ｂの下方に第２のグランド面８ａが形成される。第２のグランド面８ａは２００μｍ以上離れている。 （もっと読む）

【課題】焼成時の収縮を抑制するための拘束層を、焼成後容易に除去することができ、基板面上に拘束層の残渣物が付着するのを防止する。
【解決手段】セラミックグリーンシートを積層して焼成する積層セラミック基板の製造方法であって、セラミックグリーンシートを積層して、上面及び下面の少なくとも一方に金属配線パターンが設けられたセラミックグリーンシート積層体を作製する工程と、セラミックグリーンシート積層体の上面及び下面にガラス層を積層し、該ガラス層の上に難焼結性無機材料からなる拘束層を積層する工程と、ガラス層及び拘束層を積層したセラミックグリーンシート積層体を焼成する工程と、焼成後、拘束層及びガラス層を除去する工程とを備え、ガラス層を除去する工程が、エッチング液によりエッチング除去する工程であり、金属配線パターンが設けられた面が露出するまでガラス層をエッチング除去する。 （もっと読む）

【課題】スルーホール導体を分割溝近傍に設けてもセラミック集合基板を所望形状に分割できて個片化した基板の小型化が促進しやすいセラミック基板の製造方法と、そのようなセラミック基板を用いた電子回路モジュールを提供すること。
【解決手段】セラミック基板の製造時に、スルーホール形成箇所の下穴８に導電ペースト９を充填させた複数枚のグリーンシート７と、該形成箇所に下穴８の存しない複数枚のグリーンシート７とを積層・圧着して多層グリーンシート１０を得た後、該形成箇所に貫通穴５を形成する。これを焼成後に分割して得られるセラミック基板には、所定の深さまで電極部４が存し、そこから先は貫通穴５のみという構造のスルーホールが設けられることになる。このスルーホールは電極材料が少な駈くセラミック集合基板の分割溝近傍に位置させても分割不良を起こしにくいため、セラミック基板の外周面近傍にスルーホールを位置させることができる。 （もっと読む）

【課題】レーザ加工によるビアホールの形成後に発生する残膜を容易に除去し得る多層プリント配線板の製造方法およびこの製造方法に用いる中間体を提供すること。
【解決手段】金属張積層板または金属箔であるビルドアップ層を、無機充填材を含んだ層間接着材３を介して、コア配線板に加熱加圧して積層した後、前記ビルドアップ層および前記層間接着材にコア配線板に達するビアホール５をレーザビームの照射により穿設し、前記ビアホール内をめっきして前記コア配線板と前記ビルドアップ層とを電気的に導通する多層プリント配線板の製造方法において、前記コア配線板における前記ビアホールを穿設する部分の配線導体を、前記接着材層の1/10を超えず前記レーザビームの波長の1/4以上の厚みを持った無機充填材を含まない樹脂層７で選択的に被覆し、加熱、加圧しながら無機充填材を含む層間接着材３を介して前記コア配線板に前記ビルドアップ層を積層することを特徴とする多層プリント配線板の製造方法、および多層プリント配線板の中間体。 （もっと読む）

【課題】実装される部品を選ばず、携帯機器の小型化、薄型化を実現できる多層プリント配線板及びその製造方法を提供する。
【解決手段】多層プリント配線板は、電子部品を内蔵した領域と、電子部品を埋め込む開口部を有するキャビティとをそれぞれ備えている。その製造方法として、層間接続導体となる導電性バンプを印刷形成しプリプレグを貫通するとともに電子部品を埋め込むキャビティとなる窓及び電子部品を内蔵する空間となる窓を設けた上側プリント配線基板１１０と、部品を表面に実装した下側プリント配線基板１２０をそれぞれ別個に製造し、積層プレスして一体化する。積層の際、キャビティとなる側には剥離紙シートを介してコンフォーマル材が充填されるようにし、部品を内蔵する側にはプリプレグの含浸樹脂が浸出されるようにする。 （もっと読む）

【課題】ビルドアップ層に電極膜とグランド膜とを効果的に対向させてコンデンサを形成することにより、ＬＳＩ等の実装電子部品の高速動作が引き起こす電源ノイズを抑制したビルドアッププリント配線板を提供する。
【解決手段】コア基板の貫通ヴィア４を格子状に配列し、この貫通ヴィア４を夫々電源（Ｖ）及びグランド（Ｇ）に交互に且つ千鳥状に配列接続する。ビルドヴィア５を介して貫通ヴィア４に接続された電源膜８及びグランド膜７を交互に配置し、更に、絶縁膜を挟む電源膜８とグランド膜７とが平面視で一部が重なるように対向配置させる。 （もっと読む）

【課題】製造工程数が少なく生産性に優れるとともに、不良が発生しにくい構造の多層プリント配線板の製造方法を提供する。
【解決手段】フレキシブルプリント配線板１０の片面または両面に、表層となるプリント配線板２０が１つ以上積層されてなる多層プリント配線板３０において、表層のプリント配線板２０に機械的手法によって折り曲げ用の溝２４を形成することにより、屈曲部の柔軟性を確保する。機械的手法としては、ドリル加工、ルータ加工、または金型加工等が挙げられる。 （もっと読む）

【課題】外付け電子部品の搭載を容易にし、高密度実装が可能な多層配線基板を提供する。
【解決手段】自身の接続用電極１５ｂが、ＣＳＰ１０ａの接続用電極１５ａと逆向きに位置するようにＣＳＰ１０ｂを配置し、ＣＳＰ１０ａ、１０ｂを挟むように多層回路部２１ａ、２１ｂを配置し、ＣＳＰ１０ａの接続用電極１５ａを多層回路部２１ａに接続し、ＣＳＰ１０ｂの接続用電極１５ｂを多層回路部２１ｂに接続することで、配線が多層配線基板の片面に集中して反りが発生することが防止される。 （もっと読む）

【課題】多層配線構造に内蔵される誘電体層の厚さが略均一であるにもかかわらず、広い帯域の周波数でインピーダンスが低減される。
【解決手段】コンデンサ内蔵配線基板は、ＩＣチップを搭載可能な多層配線構造の基板である。第１コンデンサ１４０は、その多層配線構造に内蔵され、誘電体層４３の両面に配置された第１下部電極１４１と第１上部電極１４２との対向面積が所定面積となるように形成されている。第２コンデンサ２４０は、同じく多層配線構造に内蔵され、誘電体層４３の両面に配置された第２下部電極２４１と第２上部電極２４２との対向面積が所定面積とは異なる面積となるように形成されている。また、コンデンサ内蔵配線基板は、ＩＣチップに電源を供給する電源パッドと各上部電極１４２，２４２とを電気的に接続する電源ラインＰＬと、グランドパッドと各下部電極１４１，２４１とを電気的に接続するグランドラインＧＬとを備えている。 （もっと読む）

【課題】電源供給の妨げとなる不具合を低減できるコンデンサを提供すること。
【解決手段】本発明のコンデンサ１０１はコンデンサ機能部１０７，１０８を備える。コンデンサ機能部１０７，１０８は、互いに電気的に独立した電源用内部プレーン電極層１４１を個々に有する。コンデンサ機能部１０７，１０８は電源用表層電極１２１，１２３を備える。電源用表層電極１２１，１２３と、電源用表層電極１２１，１２３に最も近い電源用内部プレーン電極層１４１との間には、両者の間で互いに悪影響を及ぼし合う電界を遮断するシールドプレーン導体層１６１が配置される。 （もっと読む）

【課題】表面の平坦性を向上するのに好適な積層回路配線基板の製造方法を提供する。
【解決手段】積層回路配線基板の製造方法は、各々が絶縁基板１ａ〜４ａ、前記絶縁基板表面に形成された回路パターンを有する配線層１ｂ〜４ｂ及び前記配線層に接続され前記絶縁基板に設けられた層間導電路１ｅ〜３ｅを備えた複数の回路基板１〜４を重ね合わせて加圧接着することによって積層回路配線基板を形成する際に、前記加圧接着は、前記積層回路配線基板の最表層に位置する回路基板１の回路パターンと相補的なパターン形状を有する補助基板Ｈを前記最表層に相補関係に重ねて配置した状態で行うことを特徴とする。 （もっと読む）

【課題】ファインピッチの精度を高めるとともに、製作工程を簡素化してコストを削減するマルチレイヤー回路板の製作方法を提供する。
【解決手段】本方法は、表面に複数の導電パッドが設けられるコア回路板を提供し、コア回路板の表面に第一誘電層を形成し、第一誘電層の表面に第二誘電層を形成し、第二誘電層に複数のパターン開口を形成し、第一誘電層の、導電パッドに対応するパターン開口にあたる箇所に複数のビア孔を形成し、第二誘電層の表面、パターン開口及びビア孔の上にシード層を形成し、シード層の上に導電金属層を電気めっきしてパターン開口の中に導電回路を形成し、ビア孔の中に導電ビアを形成し、第二誘電層表面に電気めっきされた導電金属層とシード層を除去し、各パターン開口の導電回路を分離させるステップを含む。 （もっと読む）

【課題】工程を簡略化できる配線基板の製造方法を提供すること。
【解決手段】準備工程では、コア基板１１及び電子部品１０１を準備する。絶縁層形成及び固定工程では、収容穴部９０に電子部品１０１を収容した後、最下樹脂絶縁層３３を形成するとともに、電子部品１０１とコア基板１１との隙間を最下樹脂絶縁層３３の一部で埋めて電子部品１０１をコア基板１１に固定する。開口部形成工程では、最下樹脂絶縁層３３における電子部品１０１とコア基板１１との隙間の直上位置を除去し、コア基板主面側導体５１及び部品主面側電極１１１の一部を露出させる開口部を形成する。主面側接続導体形成工程では、開口部内に主面側接続導体６１を形成し、コア基板主面側導体５１及び部品主面側電極１１１を接続する。 （もっと読む）