【課題】パワー半導体素子として、動作時の熱暴走および熱破壊が防止でき、且つ、安全動作領域ＳＯＡが拡大されるトランジスタを提供する。
【解決手段】第１導電型のコレクタ層２と、前記コレクタ層上に島状に形成され且つ前記第１導電型と異なる第２導電型のベース層３と、前記ベース層上に少なくとも１つの島状に形成され且つ前記第１導電型のエミッタ層４ａ，４ｂと、前記ベース層と電気的に接続されベースコンタクト９を形成するベース電極と、前記エミッタ層と電気的に接続されエミッタコンタクト１０を形成するエミッタ電極と、前記コレクタ層と電気的に接続されたコレクタ電極と、を有し、前記エミッタ層上に形成され且つ前記第１導電型の第１抵抗層１１が、平面的に見て、前記ベースコンタクトを包囲するように形成されることを特徴とするトランジスタ構造。 （もっと読む）

【課題】安価な、また、放熱特性に優れたＳｉ基板を用いて、良質なＧａＡｓ系の結晶薄膜を得る。
【解決手段】Ｓｉの基板と、基板上に結晶成長され、孤立した島状に形成されたＧｅ層と、Ｇｅ層の上に結晶成長され、Ｐを含む３−５族化合物半導体層からなるバッファ層と、バッファ層の上に結晶成長された機能層と、を備える半導体基板を提供する。Ｇｅ層は、アニールした場合に、アニールの温度および時間において結晶欠陥が移動する距離の２倍を越えない大きさの島状に形成する。あるいはＧｅ層は、アニールした場合に、アニールの温度において基板であるＳｉとの熱膨張係数の相違によるストレスが剥離を発生させない大きさの島状に形成する。 （もっと読む）

【課題】同一の半導体層上に、半導体素子とセンサ素子とが形成され、半導体素子の温度が、高い応答速度でセンサ素子により検出される複合半導体装置を提供すること。

【解決手段】同一の半導体層上に、ＦＲＤとＳＢＤとが並存するように形成した複合半導体装置は、
ＦＲＤ１１が、Ｎ型の第１半導体層１と、第１半導体層１上に島状に形成され、且つ、第１半導体層１とＰＮ接合が形成されるＰ型の第２半導体層２と、第２半導体層２上に形成され第２半導体層２と電気的に接続される第１電極５と、で構成され、
ＳＢＤ１２が、第１半導体層１と、第１半導体層１上に形成され、且つ、第１半導体層１との間にショットキー接合が形成される第２電極６と、で構成され、
第２電極６、又は、第２電極６と接触する伝熱板が、平面的に見て第１電極５と重なるように延伸して形成されている。 （もっと読む）

【課題】高い信頼性を持つ車載用高耐圧のバイポ−ラ型半導体装置を提供する。
【解決手段】面方位（１１１）オフアングル ３〜４°の支持基板上に活性領域をエピタキシャル成長させたエピ基板を用いて形成した高耐圧バイポ−ラ型半導体装置（以下、高耐圧ＢＩＰ−ＩＣ）において、コンタクト孔底部および、接合分離層上面を除き、高耐圧ＢＩＰ−ＩＣ表面を減圧熱分解ＣＶＤ法により形成した薄い窒化シリコン膜（下層）と薄い酸化膜シリコン（上層）の積層膜で被覆することにより、保護膜として用いるプラズマＣＶＤによる窒化シリコン膜（以下、プラズマ窒化シリコン膜）中の水素に起因したフィ−ルド部の寄生ＭＯＳのしきい値：フィ−ルドＶｔの低下を抑止し回路誤動作の防止するとともに、前記薄い窒化シリコン膜と薄い酸化膜シリコンの積層膜をコンデンサ膜の一部として用いることによりコンデンサの信頼性を向上せしめる。 （もっと読む）

【課題】面積を増大させることなく、サージ耐量を向上させた静電気保護用半導体素子を提供することを課題とする。
【解決手段】
素子領域は、トレンチ形状のトレンチ絶縁膜５およびポリシリコン膜１１により、他の素子とは完全に絶縁分離されている。また、素子領域の上には、熱酸化処理によってＬｏｃｏｓ酸化膜１２が形成されており、このＬｏｃｏｓ酸化層１２の上には層間絶縁膜１３が形成され、層間絶縁膜１３を貫通するコレクタ電極１４、ベース電極１５、エミッタ電極１６が接続されている。ポリシリコン膜１１には、トレンチバイアス用電極１７が接続されており、トレンチバイアス用電極１７には、電源１８から負バイアスが印加される。この負バイアスにより、トレンチ絶縁膜５に近いｎ＋型埋め込み領域３及びｎ型半導体層４内に正孔が偏在し、これにより電子の流れの中心はｐｎ接合の中心だけではなく、トレンチ絶縁膜５側にシフトする。 （もっと読む）

【課題】バイポーラおよびＭＯＳ、受動素子を含む集積回路の製造方法において、ＭＯＳ、受動素子を絶縁膜で覆った後に、バイポーラのベース以降の工程を行うことを特徴とする半導体装置を提供する。
【解決手段】基板にバイポーラ・トランジスタの能動領域及びＭＯＳ素子の能動領域４１を形成し、能動領域の周りに水平面において絶縁領域８１を形成し、ＭＯＳ素子の能動領域上にＭＯＳゲート領域１１１、１１２を形成し、ＭＯＳゲート領域及びトランジスタの能動領域４１上に絶縁材料層１４１を形成し、絶縁層１４１の残りの部分がバイポーラ・トランジスタの能動領域を部分的に覆うように、絶縁層１４１に開口１４３を形成することにより、トランジスタの能動領域内にベース領域を画定する。絶縁層１４１は、ＭＯＳゲート領域上に残り、後続の製造工程の間ＭＯＳゲート領域を密閉及び保護する。 （もっと読む）

【課題】層間絶縁膜を厚くしなくてもソース配線の外にドレイン配線を引き出せ、かつ、ＬＯＣＯＳ酸化膜や層間絶縁膜などの絶縁膜の絶縁破壊を防止できるようにする。
【解決手段】素子部８から配線引出し部９に延設されるようにｎ^-型ドリフト層４の裏面に裏面電極１９を備え、この裏面電極１９とソース配線１８との間に電流が流れるような構造、つまりｎ^-型ドリフト層４の表裏を貫通して縦方向に電流を流す構造にする。そして、裏面電極１９を配線引出し部９まで延設し、ｎ⁺型コンタクト領域２１、配線引出し部９のｎ^-型ドリフト層４、ｎウェル領域２０およびｎ⁺型コンタクト領域２１を通じてドレイン配線２３と接続する。すなわち、裏面電極１９を通じて電流が流れるようにすることにより、ドレイン配線２３を素子部８の外に引き出した構造とする。 （もっと読む）

【課題】バイポーラトランジスタの所望の特性が出なくなるのを抑制することが可能な半導体装置を提供する。
【解決手段】この半導体装置は、バイポーラトランジスタ１と、素子分離絶縁膜１７および素子分離絶縁膜１６と、ベース・コレクタ間分離絶縁膜１８とを備えている。また、ベース・コレクタ間分離絶縁膜１８と素子分離絶縁膜１６との間に埋込コレクタ領域１２のリーチスルー領域１２ａが配置されており、ベース電極２０および２１は、それぞれ、ベース・コレクタ間分離絶縁膜１８および素子分離絶縁膜１７に乗り上げるように配置されており、素子分離絶縁膜１７のベース電極２０が乗り上げている部分およびベース・コレクタ間分離絶縁膜１８のベース電極２１が乗り上げている部分の厚みは、バイポーラトランジスタ１が形成される領域以外の領域に形成される素子分離絶縁膜１６の厚みよりも大きい。
（もっと読む）

【課題】異常動作の発生を抑制することを可能にする。
【解決手段】モータ駆動回路は、入力電極が電源側に接続され出力電極がモータコイルの一端と接続される第１トランジスタと、入力電極がモータコイルの一端と接続され出力電極が接地側に接続される第２トランジスタと、入力電極が電源側に接続され出力電極がモータコイルの他端と接続される第３トランジスタと、入力電極がモータコイルの他端と接続され出力電極が接地側に接続される第４トランジスタと、第１及び第４トランジスタがオンの状態と第１〜第４トランジスタ全てがオフの状態とを適宜選択してモータコイルを駆動する駆動制御回路と、入力電極が電源側に接続され出力電極がモータコイルの一端と接続された第５トランジスタと、第５トランジスタがオンになると第４トランジスタをオンさせる保護回路とを備える。 （もっと読む）

【課題】応答性に優れ、瞬間的な動作や過大入力がある場合においてもダイオード素子の順方向動作時の損失増加や過剰電流による絶縁ゲートトランジスタ素子の破壊を防止できる小型の半導体装置を提供する。
【解決手段】絶縁ゲートトランジスタ素子２１とダイオード素子２２とが同じ半導体基板に形成され、絶縁ゲートトランジスタ素子２１とダイオード素子２２が逆並列に接続されてなる半導体装置６０であって、ダイオード素子２２に電流が流れた場合に、絶縁ゲートトランジスタ素子２１のゲート（Ｇ）端子の電位を下げて、該絶縁ゲートトランジスタ素子２１のゲートをオフする第１制御トランジスタ素子ＳＴ１が、前記半導体基板に形成されてなる半導体装置６０とする。 （もっと読む）

【課題】新たな素子を追加することなく、基本的な構成のＳＣＲ素子のみで、高いＳＣＲトリガー電流をもつＳＣＲ素子を備えた静電気保護回路を提供する。
【解決手段】ＰＮＰバイポーラトランジスタ７のエミッタとベースがアノード端子５に、コレクタがＮＰＮバイポーラトランジスタ８のベースに接続されている。ＮＰＮバイポーラトランジス８タのエミッタがカソード端子６に、ベースが第１抵抗Ｒ１を介してカソード端子６に、コレクタが第２抵抗Ｒ２を介してＰＮＰバイポーラトランジスタ７のベースに接続されている。 （もっと読む）

【課題】電源線又は接地線に印加されるサージ電圧による静電破壊を防止し、また、デジタル回路とアナログ回路の間のノイズ干渉を防止した半導体集積回路を提供する。
【解決手段】第１の島領域１０５に第１の静電破壊保護ダイオードＤ１と第１の静電破壊保護バイポーラトランジスタＴ１を設けることで、第１の接地線１０２にサージ電圧が印加されたときに、第１の静電破壊保護ダイオードＤ１と第１の静電破壊保護バイポーラトランジスタＴ１がオンして、デジタル回路１００を静電破壊から保護する。また、第１の分離層ＳＰ１は、デジタル回路１００より第１の接地パッド１０１に近接した位置Ｐ１で第１の接地線１０２にコンタクトされ、第２の分離層ＳＰ２は、アナログ回路２００より第２の接地パッド２０１に近接した位置Ｐ２で第２の接地線２０２にコンタクトされる。これにより、デジタル回路１００とアナログ回路２００とのノイズ干渉が防止される。 （もっと読む）

【課題】耐性の低下を抑制するとともに、誤作動を抑制することができる半導体装置を提供すること。
【解決手段】本実施形態の半導体装置１は、一対のトランジスタＱ１，Ｑ２が形成された第一導電型の半導体基板１３を有する。各トランジスタＱ１，Ｑ２は、半導体基板１３中に形成された第二導電型のコレクタ領域１０１と、このコレクタ領域１０１内に形成された第一導電型のベース領域１０２と、前記ベース領域１０２内に形成された第二導電型のエミッタ領域１０３とを有している。各トランジスタＱ１，Ｑ２の各コレクタ領域１０１は、離間配置されるとともに、各トランジスタＱ１，Ｑ２のコレクタ領域１０１間には、第一導電型の第一領域１１が形成されている。各トランジスタＱ１，Ｑ２のコレクタ領域１０１の下部同士は、半導体基板１３内に形成された第二導電型の埋め込み層１２により接続されている。 （もっと読む）

【課題】高耐圧で、かつ、オン抵抗を十分に小さくすることが可能な半導体装置を提供する。
【解決手段】この半導体装置１は、Ｐ型の半導体層６と、半導体層６の主表面上の所定領域にゲート絶縁膜４を介して配置されたゲート電極５とを備え、半導体層６は、ゲート電極５の下側を覆うように形成されたＮ^-型ウェル領域１１と、Ｎ^-型ウェル領域１１内の主表面側に形成されたＰ^-型ボディ領域１２と、Ｐ^-型ボディ領域１２内の主表面側で、かつ、ゲート電極５の一方（矢印Ａ方向）側に形成されたＮ⁺型ソース領域１３と、Ｎ^-型ウェル領域１１内の主表面側で、かつ、ゲート電極５の他方（矢印Ｂ方向）側に形成されたＮ⁺型ドレイン領域１５と、Ｐ^-型ボディ領域１２の真下でない位置で、かつ、少なくともＮ⁺型ドレイン領域１５の真下の位置に形成され、Ｎ⁺型ドレイン領域１５に接続されたＮ⁺型埋め込み領域１６とを含む。 （もっと読む）

【課題】広範囲の温度領域で高精度であり、極めて小さく形成できる高速応答可能な二端子のダイオード温度センサ素子を提供すると共に、これを用いた安価で高速応答可能な温度計測装置を提供する。
【解決手段】バイポーラトランジスタの2個のｐｎ接合のうち、一方のｐｎ接合を短絡してダイオードとして取り扱い、このダイオードをダイオード温度センサとして用い、バイポーラトランジスタを形成している半導体チップ内で、一方のｐｎ接合を短絡してあり、外部には、二端子として取り出すようにしたダイオード温度センサ素子と、これを用いた温度計測装置を提供する。 （もっと読む）

【課題】 高温時のウェーハ反りを抑制し、チッピングや欠けを回避した自己発熱を半導体基板裏面から放熱できる放熱特性改善がされた薄型半導体装置及び製造が容易なその製造方法を提供する。
【解決手段】 複数の素子領域及び当該素子領域を区画する素子分離領域１４を有する半導体基板９と、素子領域に形成された半導体素子とを有する。素子分離領域は、ＤＴＩ(Deep Trench Isolation) 構造であり、その底面は半導体基板９裏面に露出し、その内部は空洞になっている。この半導体基板は半導体素子を形成後に半導体基板裏面を素子分離領域１４の底面が露出するまで研磨もしくはエッチングして半導体基板９を薄くすると共に素子分離領域１４内部を空洞にする。 （もっと読む）

【課題】半導体集積回路装置の高集積化及び低コスト化を可能にする複数のトランジスタセルを含む半導体装置を提供することを第１の目的とし、高密度に集積化された小型の半導体集積回路装置を安価に提供する。
【解決手段】基板上に、それぞれ第１層、ベース層、及び、第２層を順に有し、前記第１層、及び、前記第２層の一方がコレクタ層であり、他方がエミッタ層であるトランジスタセルを複数含み、前記各トランジスタセルの前記第１層に接続される第１電極が、前記第１層に形成されたエッチング溝に形成された半導体装置において、前記エッチング溝は、その長手方向に沿った側面が順メサ面となっており、複数のトランジスタセル間の前記第１電極が、前記各順メサ面に交差するように設けられた、まとめ配線によって接続される半導体装置である。 （もっと読む）

【課題】ＨＥＭＴの上にＨＢＴを成長させる際にＨＥＭＴの移動度が劣化しないトランジスタ素子を提供する。
【解決手段】ＧａＡｓ基板２上に高電子移動度トランジスタ（ＨＥＭＴ）３が形成され、該ＨＥＭＴ３上にヘテロバイポーラトランジスタ（ＨＢＴ）４が形成されたトランジスタ素子１において、上記ＨＥＭＴ３内にバリア層１０を有する。 （もっと読む）

【課題】 保護回路内の局所部分が過度の発熱し、保護回路が破壊に至ることを抑制する技術を提供する。
【解決手段】 保護回路８は、第１端子Ｕと第２端子Ｌの間に接続されているとともに、ｐｎｐトランジスタ１６とｎｐｎトランジスタ１０を備えている。ｐｎｐトランジスタ１６のベースとｎｐｎトランジスタ１０のコレクタが第１抵抗６を介して第１端子Ｕに接続されている。ｎｐｎトランジスタ１０のベースとｐｎｐトランジスタ１６のコレクタが第２抵抗１４を介して第２端子Ｌに接続されている。ｎｐｎトランジスタ１０のエミッタと第２端子Ｌの間に追加抵抗１２が挿入されている。 （もっと読む）

【課題】不純物を拡散させる熱処理を低温化・短時間化し、かつ、良品率を向上させること。
【解決手段】親水性膜１９を成膜するステップと、親水性膜１９の開口部２２により露出する基板表面２５を親水性膜１９とともに薬液で処理するステップと、基板表面２５に隣接するように成膜されたポリシリコン膜３２に注入された不純物をポリシリコン膜３２から基板８に拡散させるステップとを備えている。このとき、半導体装置は、基板表面２５が薬液で処理されることにより、基板８とポリシリコン膜３２との界面に膜が形成されることが防止され、ポリシリコン膜３２から基板８に不純物を拡散させる熱処理を低温化し、または、短時間化することができる。さらに、半導体装置は、薬液で処理されるときに用いられた液体が親水性膜１９の表面に残ることが防止され、ウォーターマークが生成されることが防止され、パターン異常の発生が防止される。 （もっと読む）