【課題】ＡｌＧａＡs／ＩｎＧａＰ界面の遷移層の形成を抑制する。
【解決手段】ヒ素化合物からなる第１半導体と、ヒ素化合物からなる第２半導体と、リン化合物からなる第３半導体とを含み、前記第２半導体と前記第３半導体とが接触しており、前記第１半導体と前記第３半導体との間に前記第２半導体が位置しており、前記第１半導体が第１原子を第１濃度で含有し、前記第２半導体が第１原子を第２濃度で含有し、前記第１原子が第１伝導型のキャリアを発生させ、前記第１濃度が、前記第１半導体にドープする前記第１原子の量を増加するに従い増加するキャリア数が飽和し始める前記第１原子の濃度以上の濃度であり、前記第２濃度が、前記第２半導体にドープする前記第１原子の量を増加するに従い増加するキャリア数が飽和し始める前記第１原子の濃度未満の濃度である半導体基板を提供する。 （もっと読む）

【課題】高い電流増幅率を有し、高周波特性および素子寿命に優れたヘテロ接合バイポーラトランジスタおよびその製法を提供すること。
【解決手段】半絶縁性基板１上に、ｎ型半導体より成る真性エミッタ層１６と、ｐ型ドーパントを高濃度でドーピングされ、真性エミッタ層１６よりも狭いバンドギャップを有する半導体より成るベース層９と、ベース層９と同じ半導体より成るコレクタ層１０とを、この順序で積層して成るへテロ接合バイポーラトランジスタにおいて、真性エミッタ層１６の周囲に、高抵抗領域１５が設けられ、高抵抗領域１５と真性エミッタ層１６との間に、真性エミッタ層１６の半導体と同じ半導体から成るガードリング領域１７が設けられ、真性エミッタ層１６とベース層９との接合面が、ガードリング領域１７の上面よりも下に位置することを特徴とするヘテロ接合バイポーラトランジスタを構成する。 （もっと読む）

【課題】 ヘテロ接合バイポーラ・トランジスタ及びその製造方法を提供する。
【解決手段】 ヘテロ接合バイポーラ・トランジスタに関連する、半導体構造体及び半導体の製造方法が提供される。この方法は、同じ配線レベルにある金属導線によって接続される２つのデバイスを形成することを含む。２つのデバイスの第１のものの金属導線は、銅配線構造体上に金属キャップ層を選択的に形成することによって形成される。 （もっと読む）

【課題】III-Ｖ族窒化物半導体に設けるオーミック電極のコンタクト抵抗を低減しながらデバイスの特性を向上できるようにする。
【解決手段】半導体装置（ＨＦＥＴ）は、ＳｉＣ基板１１上にバッファ層１２を介在させて形成された第１の窒化物半導体層１３と、該第１の窒化物半導体層１３の上に形成され、該第１の窒化物半導体層１３の上部に２次元電子ガス層を生成する第２の窒化物半導体層１４と、該第２の窒化物半導体層１４の上に選択的に形成されたオーム性を持つ電極１６、１７とを有している。第２の窒化物半導体層１４は、底面又は壁面が基板面に対して傾斜した傾斜部を持つ断面凹状のコンタクト部１４ａを有し、オーム性を持つ電極１６、１７はコンタクト部１４ａに形成されている。 （もっと読む）

パッケージ化電力電子デバイスが、ベース、コレクタ、及びエミッタ端子を有するワイドバンドギャップ・バイポーラ・ドライバ・トランジスタ（１１２）と、ベース、コレクタ、及びエミッタ端子を有するワイドバンドギャップ・バイポーラ出力トランジスタ（１１６）とを含む。出力トランジスタのコレクタ端子は、ドライバ・トランジスタのコレクタ端子に結合され、出力トランジスタのベース端子は、ドライバ・トランジスタのエミッタ端子に結合され、ダーリントン対をもたらす。平面図における出力トランジスタの面積は、ドライバ・トランジスタの面積より少なくとも３倍大きい。例えば、出力トランジスタのドライバ・トランジスタに対する面積比は、約３：１から約５：１までの間とすることができる。関連するデバイス及び製造方法についても説明される。 （もっと読む）

【課題】 バイポーラ・トランジスタ構造体、バイポーラ・トランジスタを設計し製造する方法、及びバイポーラ・トランジスタを有する回路を設計する方法を提供する。
【解決手段】 バイポーラ・トランジスタを設計する方法は、バイポーラ・トランジスタの初期設計を選択するステップ（図２５の２４０）と、バイポーラ・トランジスタの初期設計をスケーリングしてバイポーラ・トランジスタの縮小設計を生成するステップ（２４５）と、バイポーラ・トランジスタの縮小設計の応力補償が必要かどうかを、スケーリング後のバイポーラ・トランジスタのエミッタの寸法に基づいて判断するステップ（２５０）と、バイポーラ・トランジスタの縮小設計の応力補償が必要な場合に、縮小設計のトレンチ分離レイアウト・レベルのレイアウトを、縮小設計のエミッタ・レイアウト・レベルのレイアウトに対して調節して（２５５）バイポーラ・トランジスタの応力補償縮小設計を生成するステップ（２６０）と、を含む。 （もっと読む）

【課題】電流利得がサブコレクタ層のキャリア濃度により大きく依存しないようにしたＨＢＴ用化合物半導体ウェーハの製造方法及びこれを利用した半導体素子を提供すること。
【解決手段】ＧａＡｓ基板２上にサブコレクタ層４１、コレクタ層４２、ベース層４３、及びエミッタ層４４をＭＯＣＶＤ法を用いて気相成長させてＨＢＴ製造用の半導体ウェーハ１を製造する場合、サブコレクタ層４１として、ｎ型ＧａＡｓ層をＧａＡｓ基板２上にＶ／ＩＩＩ比を１．０を超え５以下の範囲として成長させるようにした。成長温度を６２０℃〜５５０℃の比較的低い温度で成長させるようにしてもよい。これによりサブコレクタ層４１の結晶性を良好なものとし、サブコレクタ層４１のキャリア濃度によって電流増幅率βが大きく変化するのを抑えることができる。 （もっと読む）

【課題】高電流注入における高周波特性が改善されたダブルヘテロ接合バイポーラトランジスタを提供すること。
【解決手段】基板１上に、サブコレクタ層２、コレクタ層、ベース層４、エミッタ層５、キャップ層６が順次積層されたダブルヘテロ接合バイポーラトランジスタにおいて、前記コレクタ層が、第１の半導体層３１と第２の半導体層３２の積層構造から形成され、第１の半導体層３１と第２の半導体層３２がＴｙｐｅ−ＩＩ型のヘテロ接合を形成し、第２の半導体層３２とベース層４がホモ接合あるいはＴｙｐｅ−Ｉ型のヘテロ接合を形成することを特徴とするダブルヘテロ接合バイポーラトランジスタを構成する。 （もっと読む）

【課題】同一基板に形成されるＨＢＴとＦＥＴとの相互影響を低減する。
【解決手段】第１半導体と、第１半導体の上方に形成された第２半導体とを備え、第２半導体は、Ｐ型の伝導型を示す不純物またはＮ型の伝導型を示す第１不純物原子と、第２半導体が第１不純物原子を有する場合のフェルミ準位を、第２半導体が第１不純物原子を有しない場合のフェルミ準位に近づける第２不純物原子とを有する半導体基板を提供する。一例として、当該第２半導体の多数キャリアは電子であり、第２不純物原子は、第１不純物原子を有する第２半導体のフェルミ準位を下降させる。第２半導体は３−５族化合物半導体であり、第２不純物原子が、ベリリウム、ボロン、炭素、マグネシウム、および亜鉛からなる群から選択された少なくとも１つであってもよい。 （もっと読む）

【課題】エミッタ電子輸送特性やエミッタ注入効率を劣化させることなく、レッジ部を薄層化することが容易で、微細化に適したヘテロ接合バイポーラトランジスタを提供すること。
【解決手段】エミッタ層は、第１の半導体層１１と、第２の半導体層１２と、第３の半導体層１３との積層構造からなり、第３の半導体層１３は、第２の半導体層１２に対してウェット・エッチングにより選択的に除去でき、第２の半導体層１２は、第１の半導体層１１に対してウェット・エッチングにより選択的に除去でき、第１の半導体層１１と第３の半導体層１３のバンドギャップはベース層４のバンドギャップよりも大きく、第２の半導体層１２は不純物添加によって縮退しており、第３の半導体層１３は不純物添加によって中性領域を形成しているヘテロ接合バイポーラトランジスタを構成する。 （もっと読む）

【課題】高速動作が可能でかつ、ＥＳＤ耐性の高い化合物半導体素子及びその製造方法を提供すること。
【解決手段】本発明に係る化合物半導体素子は、電界効果トランジスタ又はヘテロ接合バイポーラトランジスタからなるトランジスタ部と、トランジスタ部と並列に接続されたＥＳＤ保護部１１４と、を備え、ＥＳＤ保護部１１４は、第１導電型の不純物を含有する第１及び第２の半導体層１０９、１１３と、第１及び第２の半導体層１０９、１１３の間に形成され、第１及び第２の半導体層１０９、１１３の禁制帯幅よりも禁制帯幅が広く、かつ、不純物濃度が１×１０^１７ｃｍ^−３以下である第３の半導体層１１１と、を備えるものである。 （もっと読む）

【課題】バイポーラトランジスタにおいて、耐圧改善のためにコレクタ濃度を低くした際のトランジスタとしての性能低下を抑制する。
【解決手段】バイポーラトランジスタ１００は、コレクタ層３上に、エピタキシャル成長されたヘテロ接合の真性ベース層５０を有する。真性ベース層５０は、分離層４に囲まれたコレクタ層３上に配置され、コレクタ層３の表面部に、Ｎ型不純物層３０が形成されている。Ｎ型不純物層３０の不純物濃度は、Ｎ型不純物層３０の下方におけるコレクタ層３の不純物濃度よりも高い。Ｎ型不純物層３０と真性ベース層５０との間に、Ｎ型不純物層３０及び真性ベース層５０よりも不純物濃度が低いエピタキシャル成長層が形成されている。 （もっと読む）

【課題】電力増幅モジュールの放熱特性を向上させる。
【解決手段】電力増幅モジュールに用いられる電力増幅回路用のＬＤＭＯＳＦＥＴ素子が形成された半導体チップにおいて、ＬＤＭＯＳＦＥＴ素子用の複数のソース領域、複数のドレイン領域および複数のゲート電極３９が形成されたＬＤＭＯＳＦＥＴ形成領域上に、ソース用バンプ電極ＢＰＳを配置する。ソース用バンプ電極ＢＰＳは、アルミニウムを主体とするソース用パッドＭ３Ｓ上に、ソース用パッドＭ３Ｓよりも厚くかつ銅を主体とするソース用導体層ＣＮＤＳを介して形成する。ソース用バンプ電極ＢＰＳとソース用導体層ＣＮＤＳの間には樹脂膜は介在していない。 （もっと読む）

【課題】高周波帯域で動作する半導体装置の特性の低下を抑制しつつ、製造コストを低減できる半導体装置及びその製造方法を提供する。
【解決手段】本発明に係る半導体装置１００は、電界効果型トランジスタと、ヘテロ接合バイポーラトランジスタと、ヘテロ接合バイポーラトランジスタのＧａＡｓベース層７を用いて形成されたベースエピ抵抗素子２８と、電界効果型トランジスタのＩｎＧａＡｓチャネル層４を用いて形成された配線部２６と、配線部２６とベースエピ抵抗素子２８とを絶縁する高抵抗化領域２７と、配線部２６の水平方向の周囲を囲う絶縁性の素子分離領域２４とを含む。また、ベースエピ抵抗素子２８は、半絶縁性ＧａＡｓ基板１の主面に垂直な方向から見て、配線部２６と交差しているベースエピ抵抗素子領域２９を有する。 （もっと読む）

【課題】エミッタ電極−コレクタ電極間において、オフ電流が小さく、かつ、低電圧で大電流変調が可能であるオン／オフ比に優れたトランジスタ素子を提供すること。
【解決手段】エミッタ電極とコレクタ電極との間に、有機半導体層とシート状のベース電極とが設けられているトランジスタ素子において、該有機半導体層が、下記一般式（１）で表される化合物を含んでいるトランジスタ素子。
（もっと読む）

【課題】単一半導体基板上にＨＢＴおよびＦＥＴのような異なる種類の複数デバイスを形成するに適した化合物半導体基板を提供する。
【解決手段】第１半導体１１０と、第１半導体上に形成された、電子捕獲中心または正孔捕獲中心を有するキャリアトラップ層１３０と、キャリアトラップ層上にエピタキシャル成長され、自由電子または自由正孔が移動するチャネルとして機能する第２半導体１４４と、第２半導体上にエピタキシャル成長したＮ型半導体／Ｐ型半導体／Ｎ型半導体で表される積層体、または前記第２半導体上にエピタキシャル成長したＰ型半導体／Ｎ型半導体／Ｐ型半導体で表される積層体を含む第３半導体１６０とを備える半導体基板。 （もっと読む）

【課題】
形状に限定されることなく、柔軟性ないし可撓性を有し、任意の形状の各種装置を作成することが可能な素子を用いた集積装置を提供すること。
【解決手段】
回路素子が長手方向に連続的又は間欠的に形成されている素子、回路を形成する複数の領域を有する断面が長手方向に連続的又は間欠的に形成されている素子を複数複数束ね、撚り合せ、織り込み又は編み込み、接合し、組み合わせて成形加工し又は不織状に成形したことを特徴とする。 （もっと読む）

【課題】キャリア移動度が高く、低駆動電圧で大電流変調を可能とする有機縦型トランジスタを提供すること。
【解決手段】有機縦型トランジスタ１は、基板７と、エミッタ電極２と、第１有機半導体層３と、ベース電極４と、第２有機半導体層５と、コレクタ電極６とを備え、第１および第２有機半導体層３，５は、正孔輸送材料で形成され、各層を形成する有機半導体材料は、その分子構造に平面部分を有し、各分子の平面部分が基板７に対して略平行に配列し、その分子の形成するπ軌道が上下の分子のπ軌道と重なりを有し、分子が積層される配列方向に、エネルギー−波数（Ｅ−ｋ）の関係を示す所定のバンド分散幅を有したエネルギーバンドを形成する。エミッタ電極２は、正孔を第１および第２有機半導体層３，５に注入する電極であり、エミッタ電極２およびコレクタ電極６は仕事関数が大きい材料、ベース電極４は仕事関数が小さい材料で形成されている。 （もっと読む）

【課題】エミッタ接地直流増幅率のばらつきを低減し、かつ抵抗の増大を防止できる、信頼性に優れるバイポーラトランジスタを得ること。
【解決手段】本発明は、Ｎ−型エピ層３ａやＰ−型シリコン基板１ａを含む半導体基板、Ｎ＋型ポリシリコン層２１ａ、タングステン層２５、シリサイド層２７ａ、シリサイド層３９ａ、ベース電極３６ａ、エミッタ電極３６ｂ及びコレクタ電極３６ｃを少なくとも備える。半導体基板上に形成されたＮ＋型ポリシリコン層２１ａはシリサイド層２７ａに覆われる。シリサイド層２７ａ上の形成されたタングステン層２５はシリサイド層３９ａに覆われる。 （もっと読む）

【課題】電流増幅率を向上させ、基板種に影響されず良好な特性のデバイスを製造できる化合物半導体エピタキシャル基板を提供すること。
【解決手段】ＧａＡｓ基板２上に、サブコレクタ層４１、コレクタ層４２、ベース層４３、エミッタ層４４、エミッタコンタクト層４６、４７がこの順序で形成されている化合物半導体エピタキシャル基板１において、ＧａＡｓ基板２とサブコレクタ層４１との間に形成されるバッファ層３を酸素を含むＡｌ_x Ｇａ_1-x Ａｓ (０≦Ｘ≦１）層とし、酸素を含むバッファ層３によりＧａＡｓ基板２に存在する欠陥の伝播を抑制し、ベース層４３の結晶性を基板種によらず安定かつ良好にできるようにした。 （もっと読む）