【課題】 電源遮断機能を有する半導体装置において試験用パッドを設けることなく電源ショート試験の実施を可能にする。
【解決手段】 半導体装置は、回路ブロックと、第１電源線と回路ブロックに電源電圧を供給する第２電源線との間に設けられる第１スイッチと、第１電源線と第２電源線との間に設けられる第２スイッチとを備え、第１スイッチは、テストモード時にオンし、第２スイッチは、テストモード時にオフし、第２スイッチのオン／オフに応じて、通常動作モード時に、回路ブロックの動作状態がオン／オフする。 （もっと読む）

【課題】後段の組立行程へ影響を与えることなく精度の高い評価結果を容易に得られる半導体製品評価装置を得ること。
【解決手段】溝１３が設けられた傾斜面２０ａと、溝１３内に配置されたリードレスパッケージの滑落を予め定められた評価位置で停止させるストッパとを備えたベース２０と、先端部にソケットコンタクト６が設けられた信号導体と、先端部に信号導体の両側を挟むＧＮＤ接点７が設けられた接地導体とを備え、常態ではソケットコンタクト６及びＧＮＤ接点７がベース２０から離間するように付勢されている一対のケーブル４と、ケーブル４をベース２０側に移動させて、評価位置に配置されたリードレスパッケージの入出力電極パターンとソケットコンタクト６とを接触させ、ベースプレートとＧＮＤ接点７とを接触させるケーブル押し下げ機構１２とを有する。 （もっと読む）

【課題】時間的に連続した負荷を被試験体に印加して、被試験体の試験を行うことを可能とする、評価試験装置および評価試験方法を提供する。
【解決手段】評価試験装置は、複数の外付端子を有するデバイス（被試験体）の前記複数の外付端子それぞれに、試験負荷信号を印加する複数の第１のバッファアンプを備えている。また、前記複数の外付端子の負荷状態をそれぞれ測定して測定結果信号として出力する複数の第２のバッファアンプを備えている。さらに、前記複数の第１のバッファアンプから前記試験負荷信号を印加させながら、前記複数の第２のバッファアンプを順次駆動して前記測定結果信号を出力させるよう制御する制御手段を備えている。 （もっと読む）

【課題】テストプログラムの作成変更修正が効率よく行える半導体試験装置を提供すること。
【解決手段】所望の画面を選択するためのタブが設けられた画面を表示する表示部を有し、テストプログラムを作成変更修正するエディタと、このエディタで作成変更修正されたテストプログラムを解析する構文解析部と、この構文解析部の解析結果に基づき各種のマトリクス表示のＧＵＩ画面を編集作成するＧＵＩ画面編集部と、前記構文解析部の解析結果および前記ＧＵＩ画面編集部で編集作成されたＧＵＩ画面に基づきデータ検索用一覧表を作成格納するインデクサとを具備し、前記インデクサのデータ検索用一覧表を介して、前記ＧＵＩ画面におけるマトリクス表示の各交点を前記テストプログラムの構成要素にリンクさせることを特徴とする半導体試験装置である。 （もっと読む）

【課題】各ユニットを接続するシーケンスを再開するときに、メモリに記憶された情報を使用することなく、シーケンスを再開できる半導体試験装置を提供する。
【解決手段】テストヘッドとベースユニットとの間およびベースユニットとプローブカードとの間を接続して構成する半導体試験装置であって、テストヘッドとベースユニットとの間を接続してロックする第１のロック機構１０のロック状態を検出するアンロック側センサ２０およびロック側センサ２１と、ベースユニットとプローブカードとの間を接続してロックする第２のロック機構４０のロック状態を検出するアンロック側センサ３０およびロック側センサ３１と、それぞれのロック状態に基づいて、第１のロック機構１０と第２のロック機構４０とのシーケンスの制御を行うシーケンス制御部３２と、を備えている。 （もっと読む）

【課題】半導体ウエハの両面よりプローブを接触させて各半導体チップの特性を試験する試験装置において、所望の温度に半導体ウエハを加熱して各半導体チップを試験することができる試験装置を提案する。
【解決手段】両面にプローブを接触可能に半導体ウエハを保持し、この半導体ウエハの両面をそれぞれヒータ部により加熱し、この両面にそれぞれプローブを接続して当該半導体ウエハに設けられた半導体チップを試験する。 （もっと読む）

【課題】電源電圧や電源電流の変化が微小であり、通常のＯＢＩＲＣＨ法では解析が困難な故障を解析する半導体集積回路の故障解析装置、方法を提供する。
【解決手段】半導体集積回路の出力端子の電圧を測定する電圧測定部と、半導体集積回路の内部回路であって出力端子に接続される内部回路の状態を設定するテストパターンを半導体集積回路に与えるテストパターン発生部と、レーザービームを内部回路の所定の領域に対して走査しながら照射し、照射された部分の抵抗値を変化させるレーザー走査部と、レーザー走査部及び電圧測定部と連動し、レーザービームを照射したときに、出力端子の電圧の変化したレーザービームの照射位置を検出して表示する故障位置表示部と、を備える。 （もっと読む）

【課題】プロトタイプの試験を行うための方法及びシステムを提供することである。
【解決手段】この方法は、第１のインタフェース・コンポーネントにおいて、ユーザ設計の少なくとも一部及び関連付けられた検証モジュールを表す構成画像に関連付けられた構成パラメータと、ランタイム制御情報とを受信することを含む。この方法は、さらに、第１のインタフェース・コンポーネントを使用して、構成画像をデバイスへ送信することを含む。第２のインタフェース・コンポーネントは、第１のインタフェース・コンポーネントから受信された構成画像及びランタイム制御情報のうち少なくとも１つに基づいて、タイミング及び制御情報を検証モジュールへ送信するように構成され得る。第２のインタフェース・コンポーネントからタイミング及び制御情報を受信することに応答して、検証モジュールは、デバイスを制御し、且つ/又は、ユーザ設計の少なくとも一部のデバイス状態を監視する。 （もっと読む）

【課題】複数のドライバのタイミングを校正するときに、高い精度のタイミング校正を行うことを目的とする。
【解決手段】本発明の半導体試験装置は、ＤＵＴ１に信号を出力するドライバ１０およびドライバ１０に接続されるコンパレータ１１とドライバ１０のタイミングを校正するために設けた基準コンパレータ６との間の校正経路Ｌに信号を反射する複数の半導体スイッチ１５が設けられる半導体試験装置２であって、コンパレータ１１がドライバ１０から出力されて基準コンパレータ６で反射した校正信号を検出するときに、半導体スイッチ１５で多重反射した反射信号が校正信号の検出に干渉しないように、校正経路Ｌを基準コンパレータ６が分割した各分割経路Ｌ１〜Ｌ３の電気長Ｔｐｄ１〜Ｔｐｄ３を設定している。 （もっと読む）

【課題】検査データと組み合わせて設計データを使用するためのさまざまな方法及びシステムが実現される。
【解決手段】設計データ空間における検査データの位置を決定するための一コンピュータ実施方法は、ウェハ上のアライメント部位に対する検査システムにより取り込まれたデータを所定のアライメント部位に対するデータにアラインさせることを含む。この方法は、さらに、設計データ空間における所定のアライメント部位の位置に基づいて設計データ空間におけるウェハ上のアライメント部位の位置を決定することを含む。それに加えて、この方法は、設計データ空間におけるウェハ上のアライメント部位の位置に基づいて設計データ空間における検査システムによりそのウェハについて取り込まれた検査データの位置を決定することを含む。一実施形態では、検査データの位置は、サブピクセル精度で決定される。 （もっと読む）

【課題】複数のドライバのタイミングを校正するときに、高い精度のタイミング校正を行うことを目的とする。
【解決手段】本発明の半導体試験装置は、ＤＵＴ１に信号を出力する複数のドライバ１０を備える半導体試験装置２であって、ドライバ１０のタイミングを校正するための基準コンパレータ６にドライバ１０からの信号を入力したときの波形が変化する間の第１の時間Ｔ１とドライバ１０の出力端での信号の波形が変化する間の第２の時間Ｔ２とに基づいてドライバ１０のタイミングを校正する校正値を補正する補正部２５を備えている。これにより、伝送損失による波形なまりの影響を除去でき、校正値を補正して、ドライバのタイミング校正を高い精度で行うことができる。 （もっと読む）

【課題】一つのＴＥＧで複数方向の位置ずれを検出できるようにする。
【解決手段】この半導体装置は、ＴＥＧ３００を有している。ＴＥＧ３００は、プラグ及び配線のいずれか一方である第１要素と、プラグ及び配線の他方である第２要素を有している。第２要素は、互いに異なる方向から第１要素に面しており、第１要素から離間している。本実施形態において、第１要素はプラグ３２０であり、第２要素は配線３３０である。プラグ３２０は、コンタクトであってもよいし、ビアであってもよい。またプラグ３２０は、配線３３０の上に位置していてもよいし、下に位置していてもよい。 （もっと読む）

【課題】プローブ針の針先平面度を高い精度で調整し、負圧による撓みを抑えて正確な検査を行う。
【解決手段】接続ユニットが、ポゴピンブロックと、ポゴピンブロック支持部とを有し、プローブカードが、複数のプローブ針が装着された配線基板と、上記配線基板を支持して上記配線基板の上記ポゴピンブロック側を負圧に保つ配線基板支持部と、上記負圧に抗して上記配線基板を支持するアンカーとを有する上記検査装置の、上記プローブ針の針先平面度を修正する配線基板調整治具である。上記ポゴピンブロックに設けられたポゴピン装着穴と、当該ポゴピン装着穴に装着されたポゴピンと、上記配線基板の上記ポゴピンブロック側を負圧にする吸引手段とを備え、上記吸引手段で真空引きして実際の検査使用時の上記配線基板の変形を再現する。また、他の発明は上記配線基板調整治具を用いた配線基板修正方法並びに検査方法及び検査システムである。 （もっと読む）

【課題】波形を生成するまでの時間を長くすることなく波形の表示精度を高精度化することを目的とする。
【解決手段】本発明の半導体試験装置１は、ＤＵＴ２から出力される電圧が測定範囲ＭＲ内にあるか否かを判定する判定部１２を備える半導体試験装置１であって、電圧の最小値Ｖｍｉｎから最大値Ｖｍａｘまでの間を設定された電圧分割数ＶＤで分割したときの単位電圧ＶＵの１．５倍を測定範囲ＭＲとして、この測定範囲ＭＲを単位電圧ＶＵごとにシフトさせる制御を判定部１２に対して行う判定制御部２３と、判定部１２の判定結果に基づいて、電圧の波形を生成する波形生成部２５と、を備えることを特徴としている。 （もっと読む）

【課題】半導体集積回路に設けられた任意の機能ブロックに電源を供給する電源スイッチのテストを高速化する。
【解決手段】電源スイッチの構成として、電源供給レールおよび機能ブロックの間に直列に接続された２つのトランジスタを用いる。これら２つのトランジスタの導通状態は、独立して制御可能とする。２つのトランジスタの間の接点に観測ノードを設ける。電源スイッチのテストの結果を検出するための観測ノードにおける容量を小さくすることで、観測ノードにおける電圧変化が安定するまでの時間を短縮することが可能となる。 （もっと読む）

【課題】ＬＳＩ等の不具合発生時の原因追求を容易化する。
【解決手段】ＬＳＩ内又はＬＳＩの近傍にモニタリング装置１００を配置し、モニタリング装置１００内で、周波数カウンタ２０が、一定時間でのリングオシレータ１０の発振周波数を計測し、計測した発振周波数を示す発振周波数情報を生成し、時刻カウンタ３０が、周波数カウンタ２０により発振周波数が計測された時刻を示す時刻情報を生成し、出力制御部８０が、発振周波数情報と時刻情報とを対応付けて記憶装置９０に出力し、記憶装置９０が、発振周波数情報と時刻情報をログとして記憶する。これにより、ＬＳＩが起動してから不具合発生までの間の発振周波数の推移を観測することで遅延の相対的な変化を確認することができ、ＬＳＩの個体差を気にする必要がなく、不具合発生時の原因追求を容易化できる。 （もっと読む）

【課題】試験時間に大きな影響を与えることなく、校正により半導体試験の精度を向上させる。
【解決手段】試験対象の半導体デバイスにテスト信号を出力するための切替可能な複数の経路と、経路の切替を指示する設定命令ブロックとテスト信号出力を指示する信号出力命令ブロックとを含んだテストユニットを１または複数個備えたテストプログラムを実行する制御部と、テストプログラムのテストユニット実行中において、設定命令ブロックの実行後、信号出力命令ブロックの実行前に、設定命令ブロックで設定された経路における校正データを取得し、取得した校正データを用いて、信号出力命令ブロックに基づいて出力されるテスト信号の補正を行なう校正処理部とを備えた半導体試験装置。 （もっと読む）

【課題】本発明は、光学条件の調整を容易に行うことを目的とする半導体検査装置等の提供を目的とする。
【解決手段】上記目的を達成するために、荷電粒子線装置を備えた半導体検査装置、或いは荷電粒子線装置の画像，光学条件選択装置であって、異なる複数の光学条件にて得られた画像データと、設計データに基づいて形成される画像データとの間でマッチングを行い、当該マッチングに基づいて、前記光学条件、或いは画像の選択を行う半導体検査装置、或いは荷電粒子線装置の画像，光学条件選択装置を提案する。 （もっと読む）

【課題】水冷式半導体試験装置の冷却水を貯蔵する冷却水タンクにおいて、配管内の結露を起因とする水位上限オーバーフロー誤検出を防止する。
【解決手段】側面に水位上限を定める開口部が設けられた冷却水タンク本体と、開口部によりタンク本体内部と連結したサブタンクと、水位上限を超えた冷却水を、サブタンクを経由して外部に排出する排出用配管とを備え、サブタンクは、開口部より高い位置において外気開放され、底面が開口部より低い位置にある水冷式半導体試験装置の冷却水タンク。 （もっと読む）

【課題】
プローブ・ヘッドをプリント回路基板に電気的に相互接続するためのスペース・トランスフォーマを提供する。
【解決手段】
第１の面にテスト・デバイスのコンタクト・パッドを、また第２の面にプリント回路基板のコンタクト・パッドを形成されて有する。導電性回路パターンは、テスト・デバイスのコンタクト・パッドとプリント回路基板のコンタクト・パッドとの間に延びている。シム板がフレキシブル多層回路の第１の面の周囲に固定され、また底板がフレキシブル多層回路の第２の面の周囲に固定される。底板は、テスト・デバイスのコンタクト・パッドと揃った底板支柱によって分離され、プリント回路基板のコンタクト・パッドと揃った複数の内部開口を有する。複数の相互接続は、プリント回路基板のコンタクト・パッドに接着および電気的相互接続され内部開口を貫通して延びている。 （もっと読む）