【課題】 集積回路の検査精度を向上させることができる集積回路検査装置を提供する。
【解決手段】 集積回路検査装置１は、半導体基板２１、及び半導体基板２１の表面２１ａ側に形成された回路部２２を有する集積回路２０を検査するための装置である。集積回路検査装置１は、集積回路２０に照射される光Ｌを発生する光発生部３と、集積回路２０に照射される光Ｌの波長幅を調整する波長幅調整部５，１４と、集積回路２０に照射される光Ｌの照射位置を調整する照射位置調整部８と、光発生部３からの光Ｌが半導体基板２１の裏面２１ｂを介して回路部２２に照射されたときに、集積回路２０からの光Ｌを検出する光検出部１２と、を備えている。 （もっと読む）

【課題】半導体試料のグラウンドと電気特性測定手段のグラウンドとの間の電位差に揺らぎが生じる場合でも、当該電位差の揺らぎに起因するノイズの発生を確実に抑制することが可能な半導体試料の検査装置を提供すること。
【解決手段】半導体試料の検査装置ＩＥ１は、半導体試料Ｓに定電圧を印加する定電圧源９と、半導体試料Ｓの電気特性を測定する電気特性測定部１１と、電気特性測定部１１に入力される信号に、外部電源装置４１に接続される半導体試料Ｓのグラウンド（サンプルグラウンドＧ１）と定電圧源９のグラウンド（検出回路グラウンドＧ２）との電位差を逆相にして加算する逆相加算部３３と、を備えている。 （もっと読む）

【課題】ノイズの放電時期を適宜選択しながら、効率的に実現し得るような装置及び検査方法を提供すること。
【解決手段】直流電源１と複数個の各テスト回路５との間を、充電用抵抗素子（Ｒ_１）、放電用抵抗素子（Ｒ_２）、キャパシタンス（Ｃ）を備えているノイズ放電回路２を設け、当該ノイズ放電回路２と各テスト回路５との間に介在しているプローブ４が、複数個の各テスト回路５を選択しかつ接続可能とする一方、前記各テスト回路５に対し選択回路８を介して接続されている同期遅延コントローラー回路６が、印加コントローラー回路７を介してノイズ放電の時期を調整することができるテスト回路５の誤動作試験装置及び当該装置を使用している誤動作検出方法。 （もっと読む）

【課題】剛性を高めつつ、割れ、欠け、またはヒビ等の物理的な破壊を防ぐアクチュエータの製造方法、およびアクチュエータを備えるスイッチ装置、スイッチ装置を備える試験装置を提供する。
【解決手段】基板上に絶縁材料で第１絶縁層を成膜する第１絶縁層成膜段階と、第１絶縁層をアニールする第１アニール段階と、第１絶縁層上に導電性材料で第１電極層を成膜する第１電極層成膜段階と、第１電極層上にゾルゲル材料を塗布してアニールすることにより、第１電極層上に第１圧電膜を成膜する第１圧電膜成膜段階と、第１圧電膜上に導電性材料で第２電極層を成膜する第２電極層成膜段階と、第２電極層上に絶縁材料で第２絶縁層を成膜する第２絶縁層成膜段階と、第２絶縁層をアニールする第２アニール段階と、を備える製造方法を提供する。 （もっと読む）

【課題】導通検査用プローブカードのプローブ針に付着した異物を除去するためのクリーニング手段であって、プローブ針を摩耗させることなくプローブ針に付着した異物を効果的に除去するクリーニング手段を提供する。
【解決手段】本発明のクリーニングシートは、導通検査用プローブカードのプローブ針に付着した異物を除去するためのクリーニング層を有するクリーニングシートであって、該クリーニング層の、ＪＩＳ−Ｂ−０６０１に準じる算術平均粗さＲａが１００ｎｍ以下である。 （もっと読む）

【課題】コストアップを招くことなく、簡易な構成で、負荷変動に対する出力電圧の変動を少なくする。
【解決手段】パタンプログラムを実行し、試験対象デバイスに印加するテストパタンを半導体試験装置に出力するパタンプログラム実行部と、テストパタンに同期して半導体試験装置から試験対象デバイスに供給される電圧値の変動を測定し、変動を少なくする電圧補正値と補正タイミングとを設定する電圧補正処理部と、所望の電圧値に対して、補正タイミングにおいて電圧補正値を用いて補正した電圧値を、半導体試験装置に設定する電圧制御部とを備えたテスタコントローラ。 （もっと読む）

【課題】 回路面積の増大が少なくコスト増を抑えることが可能な検査システムの提供。
【解決手段】 検査回路３は、第１の回路１と第２の回路２の間に介在する。また、検査回路３は、信号伝達制御機能４と検査出力機能５とを含んでいる。信号伝達制御機能４は、第１の回路１と第２の回路２の間の信号伝達を制御する。また、検査出力機能５は、検査回路３を介し、第１の回路１の出力を検査用に出力する。本発明では、信号伝達制御機能４と検査出力機能５は、互いの機能を実現する回路の一部を共有している。また、第１の回路１と第２の回路２と検査回路３は、同一の基板上に設けられている。検査回路３は信号伝達制御機能４と検査出力機能５とを切り替えて使用する。 （もっと読む）

【課題】ノイズ減衰の効果を損なうことなく、低コストで、半導体装置の電気的測定のテスト時間を短縮する。
【解決手段】半導体テスタ２に設けられた電源回路４は、動作電源として半導体装置ＤＵＴに供給する電源電圧ＶＣＣ、電源電圧ＶＣＣと略同じ電圧レベルの電源電圧ＶＣＣ１を生成する。半導体装置ＤＵＴが搭載されるテスト用ボード３には、電源電圧ＶＣＣのノイズを除去するコンデンサ５，６を有している。４７０μＦ程度の静電容量値を有するコンデンサ５は、電源電圧ＶＣＣが接続される電源ライン７と電源回路４が生成する電源電圧ＶＣＣ１が接続される電源ライン８との間にそれぞれ接続されている。コンデンサ５をＡＣカップリング接続することにより、コンデンサ５の充放電時間をキャンセルしながら、電源電圧ＶＣＣに印加されるノイズを除去する。 （もっと読む）

【課題】検査対象の複数個のデバイスに対して一括して、規格に適合した電流波形（または電圧波形）で明確かつ正確に高電圧印加試験を行う場合にも、簡単な構成でショート不良が混在することなく、高電圧検査を大幅に効率よく行う。
【解決手段】ＥＳＤ試験装置１は、所定の高電圧を出力する高電圧電源２と、高電圧電源２からの所定の高電圧を蓄積する高電圧容量手段としての高圧コンデンサ４と、高圧コンデンサ４からの所定の高電圧を印加抵抗５を通して出力する高電圧出力部と、この高電圧電源２からの所定の高電圧を高圧コンデンサ４側に接続するかまたは高圧コンデンサ４からの所定の高電圧を高電圧出力部側に接続するように切り替える切替手段としての高耐圧リレー３とを有する。 （もっと読む）

【課題】検査対象の複数個のデバイスに対して一括して、規格に適合した電流波形（または電圧波形）で明確かつ正確に高電圧印加試験を行うことにより、高電圧検査を大幅に効率よく行う。
【解決手段】ＥＳＤ試験装置１は、所定の高電圧を出力する高電圧電源２と、高電圧電源２からの所定の高電圧を蓄積する高電圧容量手段としての高圧コンデンサ４と、高圧コンデンサ４からの所定の高電圧を印加抵抗５を通して出力する高電圧出力部と、この高電圧電源２からの所定の高電圧を高圧コンデンサ４側に接続するかまたは高圧コンデンサ４からの所定の高電圧を高電圧出力部側に接続するように切り替える切替手段としての高耐圧リレー３とを有し、同一回路構成として、高圧コンデンサ４から高耐圧リレー３さらに印加抵抗５を通して高電圧出力部に至る回路を独立に、一括印加処理すべき複数の検査対象デバイス６の個数分だけ並列に有している。 （もっと読む）

【課題】ラッチアップ試験において、被試験端子の状態がハイインピーダンス状態であるか否かを把握するとともに、被試験端子へ電流パルスを印加した際に被試験端子の論理状態が反転することによるラッチアップの誤判定を防ぐこと。
【解決手段】ラッチアップ試験装置は、被試験端子の電位をプルアップおよびプルダウンして被試験端子がハイインピーダンス状態であるか否かを検出するとともに、プルアップおよびプルダウン動作に伴って被試験端子の論理状態が反転する前後において、定電圧源から被試験デバイスの電源端子へ供給される電源電流を測定して両者の差分を第１の差分とするとともに、被試験端子に電流パルスを印加する前後において定電圧源から電源端子へ供給される電源電流を測定して両者の差分を第２の差分とし、第１の差分と第２の差分とを比較することで、ラッチアップが発生したか否かを判定する。 （もっと読む）

【課題】開発設計が容易であると共に、高品質の検査装置を提供すること。
【解決手段】検査装置は、被検査対象を搭載するための少なくとも１つのソケットと、ソケットを有し、被検査対象を試験するための複数の回路基板と、複数の回路基板と電気的に接続され、被検査対象に信号を供給するためのテスタヘッドと、を備える。複数の回路基板は相互に電気的に接続される。各回路基板は、被検査対象毎の個別の回路となる第１回路部と、被検査対象の共用の回路となる第２回路部の一部と、を有する。複数の回路基板における第２回路部の一部は、相互に電気的に接続されることにより１つのパフォーマンスボードとして機能する。 （もっと読む）

【課題】アダプタ基板を用いたＩＣ及びマザーボードの間の入出力信号の計測方法であって、パッドの近傍に部品が存在している場合においても、アダプタ基板を実装することができるための手段を得る。
【解決手段】マザーボードとアダプタ基板とのとの間に測定すべきＩＣと同じ大きさの中継基板を配置させる。また、中継基板を多層構造とし、中継基板の内層を電源層及びグラウンド層の組とする。 （もっと読む）

【課題】被検査デバイスとしての半導体集積回路装置をテスタで検査する際に用いる回路ボードを検査するにあたって、同じテスタで回路ボード自体を被検査デバイスの影響を受けずに検査可能で、かつ、さらなる装置の設計および製造が不要な検査システムを提供する。
【解決手段】被検査デバイスとしての半導体集積回路装置の内部に、集積回路部を迂回するためのセレクタ回路部および短絡回路部を設けることによって、回路ボードにおける通信デバイスをテスタで直接的に検査することが可能となる。このとき、被検査デバイスを検査する場合と同じ構成を用いて、その内部的な回路状態を切り替えるだけで、回路ボードの検査が可能となる。 （もっと読む）

【課題】ＡＴＰＧにおけるテストパタンの生成時間を短縮するための技術を提供する。
【解決手段】ＥＤＡツール（１１〜１６）と、ＥＤＡツール（１１〜１６）が参照する情報を保持するファイル格納部（９）とを具備するテストパタン生成システムを構成する。そのファイル格納部（９）は、テストパタンの生成の対象となる回路の接続情報を示すネットリスト（２１）と、ネットリストに示される回路のうち、故障検出の対象となる故障検出対象領域の起点となる端子を示す始終点リスト（２２）とを備えるものとする。そのロジックコーン抽出部（１１）は、始終点リスト（２２）に示される起点を頂点とするロジックコーン（３４）（３５）を特定する。また、故障リスト生成部（１２）は、組み合わせ回路（３２）（３３）に含まれる全てのノードから、ロジックコーンに含致しないノードを除外して故障リスト（２４）を生成する。 （もっと読む）

【課題】チップ面積を増大させることなく、針ずれに起因する誤測定や誤検査を防止することができる、半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置は、内部回路と、内部回路と電気的に接続されるとともに、検査装置に接続された複数の探針がそれぞれ接触する複数のパッドを備える。少なくとも２つのパッド２ａ、２ｂの間に、当該２つのパッド２ａ、２ｂを電気的に接続するとともに、所定の電流を印加することにより、恒久的に、電気的に切断されるヒューズ素子４が設けられる。パッド２ａ、２ｂの間の抵抗値を測定することで、針ずれの有無を検知することができる。その後、ヒューズ素子を切断し、内部回路の検査が実施される。 （もっと読む）

【課題】検査室内においてプローブカードのプローブの針先を検出することなくプローブカードと半導体ウエハの位置合わせを行うことができ、また、ダミーウエハを用いる必要がなく、迅速にプローブと半導体ウエハの位置合わせを行うことができるプローブカード検出装置を提供する。
【解決手段】プローブカード検出装置３０は、プローブカード１９またはプローブ補正カード３３を所定位置に位置決めして着脱可能に装着される支持体３１Ａを有するプローブ検出室３１と、プローブ検出室３１内に移動可能に設けられ且つプローブ１９Ａの針先またはターゲット３３Ａを検出する第１、第２のカメラ３２Ａ、３２Ｂと、を備え、第１、第２のカメラ３２Ａ、３２Ｂで検出される、２つのプローブ１９Ａの針先の水平位置と２つのターゲット３３Ａの水平位置との差を、プローブ１９Ａと半導体ウエハの電極パッドのアライメントを行うために用いられる補正値δとして検出する。 （もっと読む）

【課題】プローブ先端形状が変化しても針入抵抗の変化を小さくでき、研磨層（クリーナ層）に対する針入量のバラツキを小さくして全てのテストプローブを均一にクリーニングする。また表面での付着物捕捉作用を増大させてテストの信頼性向上と製品の歩止まり向上を可能にする。
【解決手段】微細な研磨剤が混入されかつテストプローブ（１６，１８）の先端が進入可能な研磨層（４２）と、この研磨層（４２）の少なくとも一方の表面に積層され高分子ゲルから成る表面層（４４）とを備え、テストプローブ（１６，１８）の先端を表面層（４４）から研磨層（４２）に進入させることによりクリーニングする。 （もっと読む）

【課題】特徴の数に対して十分な量の故障データがないケースに対処する。
【解決手段】本方法は、故障について検討すべき第1半導体装置と当該第1半導体装置と同じ回路を実装した第2半導体装置とについての分類要素のグループ毎に当該グループにおいて発生した実故障数と故障要因となる各特徴についての特徴量とを含むデータと予め定められた算出式とから、特徴とグループとの組み合わせ毎に故障数期待値を算出するステップと、特徴とグループとの組み合わせ毎の故障数期待値と、グループ毎の実故障数とから、各特徴について、グループに渡る故障数期待値の分布とグループに渡る実故障数の分布との類似度を表す指標値を算出するステップとを含む。 （もっと読む）

【課題】 電源遮断機能を有する半導体装置において試験用パッドを設けることなく電源ショート試験の実施を可能にする。
【解決手段】 半導体装置は、回路ブロックと、第１電源線と回路ブロックに電源電圧を供給する第２電源線との間に設けられる第１スイッチと、第１電源線と第２電源線との間に設けられる第２スイッチとを備え、第１スイッチは、テストモード時にオンし、第２スイッチは、テストモード時にオフし、第２スイッチのオン／オフに応じて、通常動作モード時に、回路ブロックの動作状態がオン／オフする。 （もっと読む）