【課題】電源の評価方法を提供する。
【解決手段】電源１０ａを評価する電源評価装置５００が提供される。電流源５０２は、電源１０ａの出力ノード１１からステップ電流Ｉｐを引き抜き、または電源１０ａの出力ノード１１にステップ電流Ｉｐを供給する。電圧測定部２０は、ステップ電流Ｉｐを電源１０ａに作用させた結果生ずる電源電圧の波形Ｖ_ＤＤ（ｔ）を測定する。アナライザ４０は、測定された電源電圧の波形Ｖ_ＤＤ（ｔ）から、電源１０ａの出力電流の波形Ｉ_ＤＤ（ｔ）を導出する。そしてアナライザ４０は、導出された出力電流の波形Ｉ_ＤＤ（ｔ）を微分することにより出力電流のインパルス応答波形Ｉ_ＤＤＩＲ（ｔ）を導出する。 （もっと読む）

【課題】 温度変化に伴う相対的位置ずれによる接触不良や接続点の破断等の問題を解決し、広範囲な温度範囲でも全半導体チップの電気的特性検査を確実にし、かつ、安価なプローブカードを提供する。
【解決手段】 シリコンウェハの熱膨張係数と近似である材料を使用した補強板と金属基台とプローブ組立固定板を一括固定し、プローブと配線基板との接続を垂直方向のバネ力のみとしたこと。及び、隣接プローブ接続端子先端のプローブ長手方向（Ｘ方向）並びに垂直方向（Ｚ方向）における相対位置が複数値存在する構成とすることにより安価な基板を実現したこと。並びに、１個又は複数のプローブを着脱可能な構造とした。 （もっと読む）

【課題】塗布されたインクの変形や飛散による良品チップへの付着を回避することができ、その結果、半導体検査工程でのオーバーキル、つまり良品を不良品として排除してしまうことを回避することができる半導体検査装置を提供する。
【解決手段】インカー１８の出射ノズルからインクボールが半導体ウエハ５のチップ領域に移動する際に、ガス噴出ノズル１７ｂから吐出される抗酸化性ガスのガス流Ｇｆが追い風となるようにガス噴出ノズル１７ｂを、該インクの出射方向に対して位置決めしている。 （もっと読む）

【課題】大規模な半導体集積回路であってもノイズ耐性評価が短時間で可能なノイズ耐性評価方法を提供する。
【解決手段】回路ネットリストを作成する第１のステップＳ１１と、能動素子を受動素子回路に置き換えて置換回路ネットリストを作成する第２のステップＳ１２と、トランジスタの制御端子に該当する制御ノードを抽出する第３のステップＳ１３と、ノイズ注入ノードを設定する第４のステップＳ１４と、所定周波数のノイズを設定し、互いに異なる制御ノードとノイズ注入ノード間の経路のインピーダンスを計算する第５のステップＳ１５と、制御ノード、ノイズ注入ノードおよび経路の各組み合わせにおけるインピーダンスのリストを作成する第６のステップＳ１６と、インピーダンスの最小値から半導体集積回路のノイズ耐性を判定する第７のステップＳ１７とを有してなるノイズ耐性評価方法１００とする。 （もっと読む）

【課題】メンテナンスに要する時間を短縮する。
【解決手段】検査基板８の一方の面側に検査基板８と平行な状態で配設されると共に貫通孔２１が形成され、かつ複数のコンタクトピン１３が先端部が検査基板８との対向面から同じ長さだけ突出した状態で取り付けられ、かつ複数の押さえピン１４が軸線方向に沿ってスライド自在かつ抜脱不能な状態であって一端が対向面から突出した状態で貫通して配設された保持板１１と、保持板１１を挟んで検査基板８と反対側の位置に保持板１１と平行な状態で配設された押圧板１２と、一端側に貫通孔２１よりも大径のフランジ部１５ｂが形成されると共に、フランジ部１５ｂが保持板１１における検査基板８との対向面側に位置するように貫通孔２１に挿入され、かつ他端が押圧板１２に取り外し可能に取り付けられて、押圧板１２に対して保持板１１を平行な状態でスライド自在にガイドする複数のガイドピン１５とを備えている。 （もっと読む）

【課題】 厚みが薄い試験対象ウエハであっても撓みなく支持できるとともに、簡単な構造で試験対象ウエハの裏面電極にプローブ針を確実かつ簡便に接触させることができる半導体測定装置を提供することを課題とする。
【解決手段】 試験対象ウエハを支持する支持面を備えたウエハチャックと；
前記ウエハチャックを上下方向に貫通する少なくとも３本のチャックピンと；前記チャックピンを上下方向に移動させる第１移動機構と；前記チャックピンの内側に内挿される少なくとも１本の下プローブ針と；前記下プローブ針を上下方向に移動させる第２移動機構と；前記ウエハチャックを上下方向及び水平方向に移動させる第３移動機構と；前記上プローブ針及び前記下プローブ針と電気的に接続されるテスタ装置とを有している半導体測定装置を提供することによって解決する。 （もっと読む）

【課題】不良品の見逃しリスクを減少しつつ、所定のテスト量を減らして製造コストを削減する。
【解決手段】検査制御システム１００は、所定の同一条件下で製造された複数の半導体装置について、一部の半導体装置ずつ順にテストを行い、各半導体装置への検査を制御する。検査制御システム１００は、所定の同一条件下で製造された一部の半導体装置に対して所定のテスト量のテストを行った結果の良否判定の入力を受け付けるテスト結果入力受付部１０２、テスト結果入力受付部１０２が受け付けた結果に基づき、結果が良判定の場合は所定のテスト量を減少する一方、結果が不良判定の場合は所定のテスト量を増加して所定のテスト量を設定し直す設定更新部１０４、および次の一部の半導体装置に対してテストを行う際に、設定更新部１０４が設定し直した所定のテスト量のテストを行うよう制御するテスト実行制御部１０６を含む。 （もっと読む）

【課題】半導体装置の消費電力を低減しつつ、高速に動作させる。
【解決手段】半導体装置の回路が複数の回路ブロックに分割され、各前記回路ブロック毎に電源電圧を供給し、前記電源電圧を電圧調整回路により切り替える電圧供給回路を有し、前記電圧調整回路を切り替える電圧制御信号を記憶する電源電圧制御メモリを有する電圧設定回路を有し、前記半導体装置の回路の複数箇所に回路の電圧を検出する電圧検出スイッチを有し、前記電圧検出スイッチを指定することで電圧を検出する回路の位置を切り替え、且つ、前記電源電圧制御メモリにアドレスを指定して値を書き込む制御を行う回路スイッチ制御回路を有する半導体装置を用いる。 （もっと読む）

【課題】プローブピンと測定対象物との導通状態を確保しつつ、測定対象物の過度の損傷を抑制することを課題とする。
【解決手段】プローバ装置は、プローブピンと、このプローブピンの先端部を接触させる電極パッドが設けられた半導体ウェハ等の測定対象物が設置される台座部を備える。さらに、プローバ装置は、プローブピンと測定対象物の少なくとも一方を往復振動させる振動発生部を備える。そして、プローブピンの先端部が台座部に設置された測定対象物に接触したときのプローブピンと電極パッドとの間の電気抵抗値Ｒを取得する検出回路部を備える。制御部は、検出回路部により取得された電気抵抗値Ｒに基づいて、この電気抵抗値Ｒが予め設定されたしきい値を越え、導通状態となったか否かを判断する。そして、導通が確保されたら、振動発生部による往復振動を停止させ、測定機器による測定を行う。 （もっと読む）

【課題】作業者に重量的負荷が加わらないと共に、プローブカードの検査針部にダメージを与えることのないプローブカード移載装置を提供する。
【解決手段】プローブカード搬送手段２からプローブカード１を取り出すプローブカード取り出し手段４を有し、プローブカード１の上下動駆動部１０と、プローブカード１の直径方向に対向する２個所の吊下部７に夫々一端を接続し、他端を上下動駆動部１０の、プローブカード１の吊下部７間の間隔より大きく離間した直径方向に対向する２個所に固定した２本の線状体８と、線状体８をその走行路の内側からガイドするガイド体と、このガイド体を支持する支台と、この支台を上下動駆動部１０に相対的に上下動せしめる支台駆動手段とより成り、線状体８を上記ガイド体により外方に抑制せしめることによって吊下されるプローブカード１の中心を上下動駆動部１０の中心に一致せしめる。 （もっと読む）

【課題】簡易な回路で、よりセキュリティ性を向上させる。
【解決手段】半導体集積回路装置（１００）は、複数の機能ブロック（１２５−１２７）と、取り込み部（１３１）と、検出部（１３２）と、判定部（１５０）とを具備し、動作パターンが所定の規則に従って変化したときにテストモードに移行する。複数の機能ブロック（１２５−１２７）は、制御装置（２００）からの指示に応答して動作する。取り込み部（１３１）は、複数の機能ブロック（１２５−１２７）のそれぞれの動作状態を示す信号を取り込む。検出部（１３２）は、複数の機能ブロック（１２５−１２７）のうちの少なくとも１つの機能ブロックの動作状態の変化を検出する。判定部（１５０）は、取り込まれた動作状態を示す信号によって示される動作パターンが所定の規則に従って変化するか否かを判定する。 （もっと読む）

【課題】内部信号線の寄生抵抗値を測定できるようにする。
【解決手段】インターフェースチップとコアチップとを電気的に接続する１又は複数の内部信号線１０１を備え、インターフェースチップは、内部配線に電流を出力する第１の回路１１１を有し、コアチップは、第１の内部信号線１０１に電流を出力する第２の回路１２１を有し、インターフェースチップは、第１の回路１１１が出力する電流が流れる上記内部配線に接続される第１の入力端子１５１ａと、第１の内部信号線１０１のインターフェースチップ内の端部１０１ａに接続される第２の入力端子１５１ｂとを有し、第１の入力端子１５１ａの電圧と第２の入力端子１５１ｂの電圧との電位差に応じた電圧を出力する判定回路１５０を有する。 （もっと読む）

【課題】交流電源の瞬低を検出するときに、ハードウェアの単純化および小型化を図ることを目的とする。
【解決手段】本発明の瞬低検出装置は、三相交流電源１の全ての２つの相の組合せについて、２つの相の差分を差分電圧として検出し、検出した差分電圧を絶縁電流に変換するアナログ回路により構成されるアナログ回路部２と、絶縁電流を電圧に変換した電圧信号に基づいて、三相交流電源１に瞬時電圧低下を生じたか否かを検出するＦＰＧＡ４４と、を備えている。アナログ回路部２はアナログ回路によって構成しており、且つアナログ回路部２は絶縁されていることから感電を保護する保護手段をアナログ回路部２のみに構成することができる。このため、ハードウェアの単純化および小型化を図ることができる。 （もっと読む）

【課題】本発明は、高周波プローブを要さずにジッタ測定が可能なオンチップジッタデータ取得回路を提供することを目的とする。
【解決手段】本発明に係るオンチップジッタデータ取得回路１は、クロック信号を、遅延量選択信号で選択可能な複数の遅延量のいずれか１つの遅延量で遅延する可変遅延部１０と、クロック信号の位相と、可変遅延部で遅延されたクロック信号の位相とを比較して、位相比較信号を生成する位相比較信号生成部２０と、位相比較信号を所定の期間に亘り取得する位相比較信号取得部３０と、を有することを特徴とする。 （もっと読む）

【課題】多値インタフェースを有するＤＵＴを対象として電圧マージン試験を行う。
【解決手段】パターン発生器ＰＧは、ＤＵＴ１に供給すべき試験信号Ｓ１を記述するパターン信号Ｓ_ＰＴＮを発生する。ドライバＤＲは、パターン信号Ｓ_ＰＴＮに応じたレベルを有する試験信号Ｓ１を生成し、ＤＵＴ１に出力する。電圧変調器１０は、ドライバＤＲから出力される試験信号Ｓ１の電圧レベルを、所定の電圧範囲で変化させる。たとえば電圧変調器１０は、試験信号Ｓ１にオフセット成分を重畳する。 （もっと読む）

【課題】試験装置を精度良く調整する。
【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスへ試験信号を供給する供給部と、供給部から出力される信号の直流電圧を測定する測定部と、供給部から予め定められた周期信号を出力させた場合における測定部に測定される周期信号電圧に基づき、立上りエッジを出力する場合の供給部の出力時間と立下りエッジを出力する場合の供給部の出力時間との時間差である出力時間差を算出する第１算出部と、を備える試験装置を提供する。 （もっと読む）

【課題】電源オープン検出回路の動作マージンを大きくする。
【解決手段】電源端子とグランド端子と入力端子と内部回路とが形成された集積回路において，入力端子と電源端子との間に設けられ，入力端子から前記電源端子への方向の一方向性回路と，電源端子が外部電源と接続しているか否かを検出して電源オープン検出信号を出力する電源状態判定回路とを有する。一方向性回路は，電源端子の電圧がゲートに印加される第１のトランジスタと，第１のトランジスタに直列に接続された第２のトランジスタとを有し，入力端子には外部電源の電圧が入力される。 （もっと読む）

【課題】正しくない設定状態でテストを行っているテスト項目を割り出し、テストプログラムの修正（確認）を促すことができるテストプログラムチェック装置を実現する。
【解決手段】テストプログラムチェック装置において、テストプログラム、テスト設定状態ファイル、テストプログラムに記述されている各テストが何のアルゴリズムのテストであるかを示すテスト情報ファイルおよびチェック対象となる被試験対象デバイスに関する情報であるチェック条件ファイルを記憶する記憶部と、テスト設定状態ファイルからチェック対象テストの設定情報を読み出し、設定情報とテスト情報ファイルとからチェック対象テストが何のテストであるかを割り出し、チェック条件ファイルを用いてチェック対象テストのテストアルゴリズムに応じたチェックを行うアルゴリズム別設定チェック部とを備える。 （もっと読む）

【課題】３相以上の多相交流電源に瞬時電圧低下を生じたときに行う復旧処理を迅速に行い、且つシステム全体のコンパクト化を図ることを目的とする。
【解決手段】本発明の半導体試験システムは、３相以上の多相交流電源２から電源の供給を受けて動作する複数の半導体試験装置３を備える半導体試験システム１であって、多相交流電源２の全ての相について瞬時電圧低下が生じているか否かを１または複数個で検出する瞬低検出装置１５と、瞬時電圧低下を検出した瞬低検出装置１５から瞬時電圧低下を検出していない半導体試験装置３に対して瞬時電圧低下が発生したことを示す瞬低発生通知を出力するためのネットワーク４と、を備える構成としている。 （もっと読む）

【課題】様々なノイズのパターンを半導体装置に印加してノイズテストを行うことにより、効率よく、高精度にノイズ耐性の低い半導体装置を出荷前に選別する。
【解決手段】半導体試験装置２は、出力端子ＰＩＮ３から制御信号を出力してスイッチ５をＯＮとし、静電容量素子７が半導体装置ＤＵＴの電源端子に接続された状態にするとともに、出力端子ＰＩＮ１からノイズ用電圧を出力する。続いて、半導体試験装置２が半導体装置ＤＵＴに電源投入するタイミングと略同時に、出力端子ＰＩＮ２から制御信号を出力してスイッチ６をＯＮさせ、ノイズ用電圧を静電容量素子７に印加し、このノイズ用電圧の電圧立ち上がり時の過渡電流が静電容量素子７に流れ込んでスパイク状のノイズが発生し、半導体装置ＤＵＴの電源端子にノイズが印加される。半導体装置ＤＵＴにノイズが印加された後、半導体試験装置２は、半導体装置ＤＵＴが正常に動作しているか否かを確認する。 （もっと読む）