【課題】異常検出回路が異常を検出したときに迅速且つ確実に異常処理を行うことを目的とする。
【解決手段】複数の下位モジュール４とこれらの下位モジュール４の制御を行う上位モジュール３との間をバス２により接続した異常通知システム１は、下位モジュール４から上位モジュール３に割込み信号を出力するシリアル伝送経路５と、下位モジュール４に備えられ、複数の異常検出回路２０が異常を検出したことを示す異常情報に下位モジュール４を特定するモジュール特定情報を付加した複数ビットの出力情報をパラレルデータからシリアルデータに変換してシリアル伝送経路５に出力するパラレルシリアル変換部２４と、上位モジュール３に備えられ、シリアル伝送経路５から入力した出力情報をシリアルデータからパラレルデータに変換して異常情報およびモジュール特定情報を得るシリアルパラレル変換部１２と、を備える。 （もっと読む）

【課題】半導体集積回路のノイズ除去機能の特性を正確に測定することができる半導体集積回路及びノイズ耐性検査方法を提供する。
【解決手段】半導体集積回路１Ａは、入力信号ＩＮ中のノイズ成分の振幅を減衰させてノイズ除去信号ＯＵＴを出力する入力バッファ１１と、ノイズ除去信号ＯＵＴの論理レベルが変化したときに、この論理レベルの変化に応じて論理信号をラッチする論理回路１２，１３とを備える。 （もっと読む）

【課題】半導体装置の小型化を図りつつ、正確な故障箇所の位置の特定を可能とする。
【解決手段】半導体基板１０の他面に溝部を形成する工程と、部品２０と溝部の位置関係を示すレイアウトデータを取得する工程と、部品２０に電圧を印加することにより、部品２０の故障箇所５０を発光させるとともに、故障箇所５０からの発光を溝部の内部へ伝播させる工程と、故障箇所５０からの発光により生じる第１の発光部の位置、および故障箇所５０からの発光が溝部の内部を伝播することによって生じる第２の発光部の位置を他面側から検出する工程と、第１の発光部の位置および第２の発光部の位置から、溝部の位置を推定する工程と、推定した溝部の位置に対する第１の発光部の相対位置と、レイアウトデータにおける溝部の位置とを用いて、故障箇所を特定する工程と、を備える。 （もっと読む）

【課題】テストコストを増大させることなく、オープン不良を検出することができる半導体装置、これを試験するための半導体テスタおよびこの半導体テスタを用いた半導体テストシステムを実現する。
【解決手段】内部回路の出力ピンと電気的に接続された複数のパッドを有する半導体装置において、一端が共通電位に接続され、他端がパッドに接続された第１のスイッチ回路と、内部回路の出力ピンとパッドの間に設けられ、第１のスイッチ回路が接続されたパッドと試験時に半導体テスタのテスタピンが接続されるパッドとを電気的に接続するマルチプレクサとを備える。 （もっと読む）

【課題】 プローブの数を多くすることと、均一な押圧力を得ることとを両立できる、半導体チップの半導体検査装置を提供する。
【解決手段】 この半導体検査装置は、被試験体である半導体チップの上表面に接触させる複数の上プローブと、半導体チップの下表面に接触させる下部端子と、複数の上プローブの上端に当接または固定されたシートと、シートの上表面に接触しており、複数の上プローブよりも数が少ない、複数の上アームと、複数の上アームの各押圧力を同一の押圧力に調整する流体方式の圧力調整装置とを備えている。 （もっと読む）

【課題】端子数や端子配置の異なる複数種の半導体装置に対する汎用性を向上させた測定用治具を提供する。
【解決手段】測定用治具は、第１の半導体装置および第２の半導体装置に挟まれて使用されるものであり、複数の測定用パッドと、導電部を備えた複数の貫通穴と、複数の測定用パッドと複数の貫通穴の導電部とを接続する複数の配線とを有し、複数の貫通穴のうち、第１の半導体装置の端子および第２の半導体装置の端子に対応する位置の貫通穴に、導電部に接触して導電性部材が設けられている構成である。 （もっと読む）

【課題】スキップロットサンプリングに関する仮定が成立しない場合であっても、抜取検査を容易且つ高精度に設計する。
【解決手段】検査工程をスキップする頻度を示すスキップ頻度と、スキップ頻度に基づいて決まる非検査ロットの直前に連続するｉ（ｉは２以上の整数）個のロットのうち、少なくともｑ（ｑは２以上且つｉ以下の整数）個のロットが不合格であった場合に次の非検査ロットを検査ロットに変更するというスキップ条件と、を受け付け、スキップ条件を用いて検査工程を実行したと仮定したときの第１合格率を計算し、スキップ頻度及びスキップ条件を用いて検査工程を実行したと仮定したときのロットの総数に対する検査ロットの数の割合である検査率を計算し、製造ラインが停滞しない場合には、スキップ頻度をサンプリングプランとして決定し、製造ラインが停滞する場合には、スキップ頻度を変更し、サンプリングプランとして決定する。 （もっと読む）

【課題】必要な記憶部の容量を削減しつつ、検査対象回路の不具合を検知することができる。
【解決手段】画像生成回路１１は、画像処理回路１２に入力する入力画像データを生成する。メモリ１４は、画像処理回路１２が入力画像データの処理を行い出力する出力画像データが正常であるか否かを判定するための期待値データを記憶する。画像データ変換回路１３は、出力画像データを、期待値データの形式と同一の形式に変換し、比較用データとして出力する。比較回路１５は、比較用データと期待値データとが一致するか否かの比較を行う。検査結果通知回路１６は、比較回路１５が比較した結果に基づいて、画像処理回路１２が正常に動作しているか否かを通知する通知信号を生成する。 （もっと読む）

【課題】プローブ装置−測定部間の高い絶縁性による安全性と、広い周波数帯域に渡って同相信号除去比を確保するための低い対接地容量を確保しつつ、連続動作時間の制約を受けない、または連続動作時間を延ばしたプローブ装置およびこれを用いた信号測定装置を実現する。
【解決手段】入力信号が変調された変調信号を光信号に変換して出力するプローブ装置において、外部から入射される入射光を変調信号に応じて光変調し出射光として出射する光変調部を備える。 （もっと読む）

【課題】セット電源の性能を柔軟にエミュレート可能な電源装置を提供する。
【解決手段】電圧源１０は、基準電圧Ｖ_ＲＥＦに応じた電圧レベルに一致するように安定化される電源電圧Ｖ_ＯＵＴを生成し、ＤＵＴ１に供給する。電流検出回路２０は、ＤＵＴ１に流れる出力電流Ｉ_ＯＵＴに応じた検出電圧Ｖｍを生成する。基準電圧生成回路３０が生成する基準電圧Ｖ_ＲＥＦは、初期状態において入力電圧Ｖ_ＩＮに応じた初期電圧レベルをとり、出力電流Ｉ_ＯＵＴが流れると、初期電圧レベルから検出電圧Ｖｍに応じた第１電圧幅だけシフトした第１電圧レベルＶ_Ｌ１に遷移する。続いて基準電圧Ｖ_ＲＥＦは、初期電圧レベルから検出電圧Ｖｍに応じた第２電圧幅だけシフトした第２電圧レベルＶ_Ｌ２に遷移する。 （もっと読む）

【課題】プローブ跡を除去でき、かつ、製造コストが増加することを抑制できる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】この半導体装置は、回路が形成された基板１００と、この基板１００上に形成され、表面に保護絶縁膜３００が形成された多層配線層と、この多層配線層の最上層の配線層に位置し、上記回路に接続し、かつ、表面が保護絶縁膜と略同一面となっている電極パッド２００と、を備える。また、このような半導体装置の製造方法は、回路が形成された基板１００上に、この回路に接続し、かつ、保護絶縁膜３００から突出した突出部２０１を有する電極パッド２００を形成する工程と、プローブ端子５００を電極パッド２００に接触させることにより、回路の動作テストを行う工程と、突出部２０１の少なくとも表面を研磨する工程と、有する。 （もっと読む）

【課題】被試験デバイスの入出力端子の配置に合わせた微細なプローブを形成する。
【解決手段】プローブを製造する製造方法であって、プローブ本体上に接点部を形成する接点形成段階と、接点部およびプローブ本体の少なくとも一方を切削工具により切削して整形する整形段階と、を備えるプローブ製造方法を提供する。接点形成段階は、プローブ本体となる基板上に接点部を形成し、整形段階において接点部およびプローブ本体となる基板の少なくとも一方を切削工具により整形した後に、基板におけるプローブ本体以外の部分を除いてプローブを形成するプローブ形成段階を更に備える。 （もっと読む）

【課題】 絶縁基体が緻密であり、かつＳｉウエハに近い熱膨張係数を有するプローブカード用セラミック配線基板および熱負荷試験時において、プローブカード用セラミック配線基板に設けられた測定端子とＳｉウエハの表面に形成された測定パッドとの位置ずれが小さく、電気特性の検査時に好適に使用できるプローブカードを提供する。
【解決手段】 ムライト質焼結体からなる絶縁基体と、該絶縁基体の内部に形成された内部配線層とを備えてなり、前記ムライト質焼結体は、少なくともＭｎとＴｉとＭｇとを含有するとともに、最大気孔径が２０μｍ以下である。 （もっと読む）

【課題】短時間かつ高精度にパッド中央の位置情報を得ること。
【解決手段】本発明にかかる半導体集積回路の検査装置は、半導体の複数の端子に接続された複数のパッドにそれぞれ対応する複数のプローブピンを有するプローブカードを前後、左右に移動する駆動部と、半導体の複数の端子に接続された複数のパッドの形状及び半導体集積回路の配置を記憶した記憶部と、記憶部から取得したパッドの形状に基づいて駆動部を制御する制御部とを有する。制御部は、駆動部を制御して、前記複数のパッドのうち検査対象である一の検査パッドの頂点座標を検出する検出処理を行い、当該検査パッドの一頂点を検出した場合は、検査パッドの形状の情報から検査パッドの中央の座標を算出し、算出された検査パッドの中央の座標にプローブピンを押圧して半導体集積回路の検査をする。 （もっと読む）

【課題】高感度に位置調整と特性試験を実施することができ、不良が生じた場合には位置調整上の不良と特性不良とを切り分けて不良を検出することを可能とする技術の提供。
【解決手段】プローブカード１は、半導体装置２の特性測定用のプローブ針用の電極２Ａに接触して電気的な導通を取る特性測定用のプローブ針１Ａと、特性測定用のプローブ針１Ａの半導体装置２の特性測定用のプローブ針用の電極２Ａへの接触時における半導体装置２から針先までの高さが特性測定用のプローブ針１Ａより高い位置調整用のプローブ針１Ｂとを、半導体装置２の隅に対応する部分に備える。 （もっと読む）

【課題】ウェハテストを必要とする半導体装置を縮小化を可能にすること。
【解決手段】半導体装置は、ボンディングパッドと、ボンディングパッドに電気的に接続されたボンディングワイヤと、ボンディングワイヤがボンディングパッドに接続される前のウェハ状態において電気的特性が試験される被試験回路と、被試験回路の試験のための端子となると共に、ボンディングパッドに隣接して配置され、ボンディングワイヤと接触している試験用パッドと、被試験回路の試験時に試験用パッドと被試験回路とを電気的に接続する試験用配線と、被試験回路の試験後に被試験回路と試験用パッドとの電気的接続を遮断する遮断機構と、を備える。 （もっと読む）

【課題】配線や伝送線路のインピーダンスを調整することなく、高品質な信号を被試験デバイスに入力させることを目的とする。
【解決手段】本発明は、複数のＤＵＴ７を搭載したＤＵＴボード４とＤＵＴ７に試験信号を出力するテストピン４とＤＵＴボード４とテストピン２との間を接続する伝送線路３とを備える半導体試験装置１であって、ＤＵＴボード４は、ＤＵＴ７に試験信号を分配するための分岐配線９が分岐する分岐点１０と伝送線路３との間に設けられ、分岐配線９の合成インピーダンスとテストピン２に設けられる出力抵抗１１との間のインピーダンス不整合を補正するために設けた補正抵抗１１を備えていることを特徴としている。 （もっと読む）

【課題】半導体試験装置に設けられるリレーのオフ容量に異常を生じているか否かを検出することを目的とする。
【解決手段】本発明の半導体試験装置は、ＤＵＴ２の試験を行うためのドライバ回路１０、コンパレータ回路１１を設けた試験部１を備える半導体試験装置であって、試験部１に設けられる複数のリレーのうち検査対象のリレーをオフにして電圧または電流を出力してリレーからの電圧を検出し、検出した電圧の時間的な変化に基づいて、リレーのオフ容量に異常を生じているか否かを検出する異常検出部３６を備えている。これにより、ドライバ回路１０やコンパレータ回路１１の動作タイミングを校正する前に、リレーのオフ容量に異常を生じているか否かの検出を行うことができるようになる。 （もっと読む）

【課題】光インターフェイスを有する被試験デバイスを試験する。
【解決手段】光インターフェイスを有する被試験デバイスを搭載するデバイスインターフェイス装置であって、被試験デバイスを搭載するデバイス搭載部と、被試験デバイスが有する光インターフェイスに接続される光コネクタと、デバイス搭載部に搭載された被試験デバイスの光インターフェイスに向かって光コネクタを移動させて光インターフェイスおよび光コネクタを光接続する光コネクタ移動部と、を備えるデバイスインターフェイス装置を提供する。 （もっと読む）

【課題】不良箇所を容易に特定し得る半導体装置及びその形成方法並びにその設計方法を提供する。
【解決手段】配線パターン３２ａと、ダミーパターン３２ｂと、一方の端部が配線パターンに電気的に接続され、他方の端部がダミーパターンに電気的に接続されたヒューズ３２ｃとを有している。 （もっと読む）