【課題】磁気抵抗効果素子を用いて電流を検知するセンサを備えた半導体装置に関する。簡単な構成により、電流の検出を高精度に実現することを目的にする。
【解決手段】半導体回路が形成された基板と、基板に配設された第１の配線部材と、第１の配線部材に立設された垂直配線部材と、垂直配線部材に接続され第１の配線部材と平行に架設された第２の配線部材と、垂直配線部材に対向配置された第１の磁電変換素子と、垂直配線部材をはさんで第１の磁電変換素子と対向する第２の磁電変換素子と、第１の磁電変換素子と第２の磁電変換素子を直列に接続する第１の素子配線と、第１の素子配線の中点が入力される第１の増幅回路とを備えている。 （もっと読む）

【課題】故障箇所の絞り込みが困難である高抵抗故障を比較的容易に特定することができる半導体集積回路の故障解析装置及び故障解析方法を提供する。
【解決手段】解析対象とする半導体集積回路８０１の特定の素子に対してレーザーを照射して特定の素子を加熱するレーザー照射装置１０２と、レーザーの照射と同期して半導体集積回路の入力端子にテストパターンを印加するテストパターンジェネレータ１０１と、テストパターンジェネレータが半導体集積回路の入力端子に印加するテストパターンに同期して半導体集積回路に過渡的に流れる電源電流を検出する過渡電源電流検出装置１０３と、を備える。 （もっと読む）

【課題】１台のハンドリング装置により１回で検査することができ、且つ再現性のある高精度な検査を行うことが可能な半導体装置の検査方法及び検査装置を提供することを目的としている。
【解決手段】半導体装置が所定温度となるまで前記半導体装置を加熱する第一の工程と、前記半導体装置の前記過熱保護機能以外の機能の検査を行う第二の工程と、前記半導体装置を自己発熱させ、前記半導体装置の過熱保護機能が作動したときに前記半導体装置の有するダイオードの順方向電圧を検出し、前記順方向電圧を用いて前記半導体装置の温度を算出する第三の工程と、前記第二の工程において算出された前記半導体装置の温度が前記過熱保護作動温度範囲にあるか否かを判定する第四の工程と、を有する。 （もっと読む）

【課題】工程数を増やさずに、安価な装置を用いてプロ―ビング位置の目視観察を可能にする。
【解決手段】本発明の半導体装置は、多層配線層（図示せず）と、多層配線層の最上層に形成され、ボンディング領域Ｐ１と試験用プローブ接触領域Ｐ２とを含むボンディングパッド２００を有する。ボンディングパッド２００には、ボンディング領域Ｐ１と試験用プローブ接触領域Ｐ２との境界を表す凹部２０２が形成されている。 （もっと読む）

【課題】分岐命令や変数指定の命令を有するテストプログラムに基づいて試験を行う場合であっても、試験時間の短縮化と同時に試験の正確性の確保を図ることを目的とする。
【解決手段】ＤＵＴの試験を行うための１または複数のＰＥカード３を制御するテスタコントローラ２を備える半導体試験装置１は、テスタコントローラ２に備えられ、試験を行うためのテストプログラム１３に基づいて順次コマンドを発行してＰＥカード３に出力し、分岐命令を読み出したときには分岐条件が確定するまでコマンドの発行を停止し、変数を指定している命令を読み出したときには変数の値が確定するまでコマンドの発行を停止するコマンド発行部１２と、ＰＥカード３に備えられ、順次入力したコマンドに基づいて試験を行うための設定値データを記憶する制御レジスタ２１と、を備えている。 （もっと読む）

【課題】プローブカードに用いられる配線基板においてセラミックグリーンシートの収縮時における複数の表面ビア導体の位置ずれの影響を低減させつつ複数の表面配線の配線密度を増大させること。
【解決手段】配線基板１は、絶縁基体１１と、絶縁基体１１の下面に形成された複数の外部電極１２と、複数の外部電極１２に接続されているとともに絶縁基体１１の上面に導出された第１の複数の内部配線１３と、絶縁基体１１の上面に形成された第１の複数の表面配線１４とを備えている。第１の複数の表面配線１４は、複数の仮想基準線１１１ｂ〜１１１ｆのうち一つの仮想基準線１１ｂ上に突出した突出部１４ａをそれぞれ有しており、一つの仮想基準線１１１ｂを挟んで仮想基準点１１１ａから外側へ向かって交互に配置されているとともに、複数の仮想基準線１１１ｃ〜１１１ｆのうち異なる仮想基準線上にそれぞれ配置されている。 （もっと読む）

【課題】効率よくテストを行うことが可能な半導体回路およびそのテスト方法を提供する。
【解決手段】半導体回路のテスト方法は、まず、少なくとも１つの引数と、テスト対象の半導体回路のテストを行うためのテストプログラムとを含むテストパタンの基本フォーマットを生成し、テスト装置内に記憶する。次に、前記引数に所定の値を設定して、前記テストプログラムおよび前記所定の値が設定された引数を含むテストパタンを生成し、前記テスト対象の半導体回路に供給する。次に、前記テストプログラムを前記半導体回路内に設けられる記憶部の第１のアドレスに格納し、かつ、前記所定の値が設定された引数を前記記憶部の第２のアドレスに格納する。さらに、前記第２のアドレスに格納された引数を参照しつつ、前記第１のアドレスに格納された前記テストプログラムを実行する。 （もっと読む）

【課題】簡単な手法によりプローブ先端と試料の間の距離及び接触を正確に検出することができる技術を提供する。
【解決手段】試料に電子ビームを照射する電子光学系と、試料に触針させる少なくとも１つのプローブと、試料からの２次電子又は反射電子を検出する複数の検出器と、を有する不良検査装置を用いて、試料上に形成された検査対象の電気特性を測定する。先ず、試料上の検査対象にプローブを接近させる。次に、複数の検出器からの信号を入力して、プローブの先端の像を含むように検査対象の画像を生成する。複数の検出器のうち、ユーザによって選択された検出器からの信号に基づいて、検査対象の画像を生成する。 （もっと読む）

【課題】パッド下の配線及び素子へのダメージを低減できるとともに、コスト増加、及び処理の複雑化を抑制する。
【解決手段】本発明に係るプローバー１は、単一の検査対象ウェハに対して複数回のプロービングを行なうプローバー１であって、検査対象ウェハにプロービングが行われた回数であるコンタクト回数１０４を記憶するコンタクト回数記憶部２と、コンタクト回数１０４の値に対応付けられた、互いに異なる複数のプローブターゲット位置を示すターゲット位置規則１１０を記憶するターゲット位置規則記憶部３と、ターゲット位置規則１１０において、コンタクト回数記憶部２に記憶されているコンタクト回数１０４に対応付けられているプローブターゲット位置を、検査対象ウェハに対する次回のプロービングに使用する使用プローブターゲット位置に決定するターゲット位置決定部４とを備える。 （もっと読む）

【課題】試験対象とする半導体装置が高パワー半導体装置であっても、大規模な冷却手段を用いることなく、半導体装置の温度上昇を防ぎ、かつ、短時間で試験を行うことのできる試験装置及び試験方法を提供する。
【解決手段】それぞれ独立して動作する複数の機能ブロック３１〜３４を有する半導体装置３０について試験を行う試験装置２０であって、半導体装置の温度を測定する温度検出部２２と、温度検出部が検出した温度に基づいて複数の機能ブロックのうち、並列に試験を行う前記機能ブロックの数を切り換える切換部２１と、を備える。 （もっと読む）

【課題】外部ループバックテストが容易な半導体装置を提供する。
【解決手段】主面に形成された格子状のダイシングライン１４、１５と、ダイシングライン１４、１５で囲まれた矩形状格子に形成され、信号出力パッド２４有する送信回路２２と、信号入力パッド２５を有する受信回路２３と、送信回路２２および受信回路２３に入出力されるデータを処理する内部回路２１とを有する複数の集積回路１２と、ダイシングライン１４、１５上に形成され、信号出力パッド２４と信号入力パッド２５間を電気的に接続する信号配線２６とを具備する。 （もっと読む）

【課題】被試験デバイスの複数の異なる信号間での時間測定を効率よく行う試験装置を提供する。
【解決手段】自動試験装置は、複数のシステムモジュールを備える。各システムモジュールは、一の時間測定部を備える。時間測定部に備えられたグローバル・タイム・スタンプ・モジュールは、複数のグローバル・タイム・スタンプ・コアを備え、該コアはそれぞれ、少なくとも２つの情報を受信する情報受信部と、コア入力においてイベントを受信するイベント受信部と、コア入力で受信されるイベントから対象イベントを決定するイベント決定部と、対象イベントが決定されると、クロック情報に対応するタイム・スタンプ・カウンタの現在のステータスを記録するようにタイム・スタンプ・メモリに指示する指示部とを備える。グローバル・タイム・スタンプ・モジュールはさらに、複数のグローバル・タイム・スタンプ・コアに共通時間基準を供給する供給部を備える。 （もっと読む）

【課題】 半導体基板上に形成された半導体集積回路の、特にプローブ検査時間を短縮することができる検査工程を提供する。
【解決手段】 検査対象となる半導体基板には、半導体集積回路本体を含む回路領域２ａと、それに隣接するスクライブエリアにＴＥＧ３ａが形成され、回路領域２ａには第１パッド電極５ａ、５ｂの列が、またＴＥＧ３ａには第２パッド電極６の列が設けられる。ここでＴＥＧ３ａに隣接している方の第１パッド電極５ａが第２のパッド電極６に対向しないように配置される。このような状態の第１パッド電極５ａ、５ｂおよび第２パッド電極６にプローブ針８ａ、８ｂ、９を接触させて半導体集積回路の検査とＴＥＧの測定とを同時に行う。 （もっと読む）

【課題】高耐圧のスイッチ回路を提供する。
【解決手段】入力される切替信号に応じて２端子間を電気的に接続するか否かを切り替えるスイッチ回路であって、２端子間を電気的に接続するか否かを切り替える第１切替部と、入力電流に応じて第１切替部を制御する、第１切替部に対して電気的に絶縁された第１制御部と、第１制御部に入力電流を入力するか否かを切り替える第２切替部と、切替信号に応じて第２切替部を制御する、第２切替部に対して電気的に絶縁された第２制御部とを備えるスイッチ回路を提供する。 （もっと読む）

【課題】適正なオーバードライブ量及び安定したプローブマークを得ることができ、汎用性のあるヘッドプレートを使用ことができるプローブカードの平行調整機構を提供する。
【解決手段】本発明のプローブカードの平行調整機構は、ヘッドプレート１５を四隅で支持する４箇所の支持柱１６のうちの４箇所でヘッドプレート１５を昇降させて、プローブカード１２とその下方に配置されたウエハチャック１１上のウエハＷとの平行度を調整する機構であって、４箇所の支持柱１６とヘッドプレート１５の間に介在する昇降機構１７Ａを備え、昇降機構１７Ａは、支持柱１６の上面に沿って移動可能に配置された傾斜面を有する移動体１７Ｃと、ヘッドプレート１５に連結され且つ移動体１７Ｃの傾斜面に沿って昇降可能に配置された昇降体１７Ｅと、移動体１７Ｃを支持柱１６の上面に沿って移動させる駆動機構１７Ｆと、を有する。 （もっと読む）

【課題】ウエハレベルパッケージにチップの欠けや樹脂の剥がれ等の欠陥があるかどうかを電気的に検出する。
【解決手段】外周配線１４は、回路領域１１とパッド電極Ｐ１〜Ｐ８の外の半導体基板１０の４辺の外周に沿って配置されている。外周配線１４は、パッド電極Ｐ１〜Ｐ８と同層又は上層の金属配線、もしくはポリシリコン配線により、半導体基板１０上に形成される。外周配線１４の第１の端に電源電位Ｖｃｃが印加され、外周配線１４の第２の端は抵抗Ｒ２を介して接地電位（Ｖｓｓ）が印加されている。検出回路１５は、外周配線１４と抵抗Ｒ２の接続点Ｎ１に接続され、該接続点Ｎ１の電位に基づいて、異常検出信号ＥＲＲＦＬＧを発生するように構成されている。 （もっと読む）

【課題】基準範囲外の電圧が端子に印加された場合に強制的に切断する。
【解決手段】第１端子および第２端子の間に設けられたメインスイッチと、第２端子の電圧が基準範囲内か否かを検出する電圧検出部と、制御端子から入力される制御信号に応じてメインスイッチを制御し、第２端子の電圧が基準範囲外の場合にはメインスイッチをオフする制御部と、を備え、電圧検出部は、第２端子の電圧が基準範囲内の場合には第２端子および制御部の間を切断し、第２端子の電圧が基準範囲外の場合には第２端子および制御部の間を導通する検出用スイッチを有するスイッチ装置を提供する。 （もっと読む）

【課題】制御信号の系統を整理して、不定信号伝播防止回路等の検討漏れの危険性を回避し、さらに、自動化ツールへの搭載へ向けた検討を容易にし、また、チップ内部での電源遮断制御を容易化することができる半導体集積回路装置を提供する。
【解決手段】半導体集積回路装置において、各独立した電源領域ＡｒｅａＡ〜ＡｒｅａＩごとに電源遮断の優先順を設け、優先順の高い回路がＯＮしている場合にはそれより優先順の低い電源領域はＯＦＦにできないという規則を設けて、設計方法の容易化を図る。また、各独立した電源領域ＡｒｅａＡ〜ＡｒｅａＩ内において、さらに別の電源を印加できる領域を設け、その領域に中継バッファ（リピータ）やクロックバッファ、情報退避用の情報保持ラッチを集積する。レイアウト上は、電源線の電流を分散させる目的でセルがロウ方向に並ぶ方向と垂直な方向にまとめてレイアウトすればよい。 （もっと読む）

【課題】複数の集積回路層が厚さ方向に積層されて成る半導体集積回路装置の層間接続不良の有無を、一層積層する毎に短時間で検査することが可能な検査方法及び半導体集積回路装置を提供する。
【解決手段】互いに積層される集積回路層１０及び２０に、複数の検査用整流素子部１５及び２５をそれぞれ形成する。複数の検査用整流素子部１５（２５）は、複数の接続用端子１４（２４）のそれぞれと正電源配線１３ａ（２３ａ）及び接地配線１３ｂ（２３ｂ）との間に接続され、整流素子１５ａ，１５ｂ（２５ａ，２５ｂ）を含み電流により発光する。複数の接続用端子１４及び２４を互いに電気的に接続したのち、正電源配線１３ａ（又は接地配線１３ｂ）と接地配線２３ｂ（又は正電源配線２３ａ）との間にバイアス電圧を印加し、検査用整流素子部２５の発光に基づいて、接続用端子１４及び２４の接続状態を検査する。 （もっと読む）

【課題】バーンイン試験に要する全体的な時間を短縮する。
【解決手段】バーンインボードＢＩＢ上に、プログラマブルロジック装置１５０を設け、バーンイン試験の際には、このプログラマブルロジック装置１５０に、テストパターン信号と論理値を供給する。テストパターン信号は、プログラマブルロジック装置１５０から、さらに複数の被試験デバイスＤＵＴに供給され、被試験デバイスＤＵＴからの出力信号は、プログラマブルロジック装置１５０で論理値と比較され、その比較結果は、試験結果として、プログラマブルロジック装置１５０に格納される。このため、テスト制御装置１００から、高い周波数でテストパターン信号を供給することができ、また、テスト制御装置１００が被試験デバイスＤＵＴからの出力信号を直接読み込む必要が無くなる。 （もっと読む）